[發(fā)明專利]存儲(chǔ)器件的讀取方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710145276.9
• 申請(qǐng)日: 2007-08-17
• 公開（公告）號(hào): CN101252020A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 王鐘鉉;鄭畯燮;朱錫鎮(zhèn)
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): G11C16/26
• 分類號(hào): G11C16/26
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 楊生平;楊林森

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2007年2月22日提交的韓國專利申請(qǐng)No.10-2007-017927的優(yōu)先權(quán)，通過引用將其全部?jī)?nèi)容合并于此。

技術(shù)領(lǐng)域

本發(fā)明涉及閃存器件，更具體而言，涉及一種即使當(dāng)單元閾值電壓因單元保持特性而偏移時(shí)仍然可以更精確地讀取單元信息的讀取方法。

背景技術(shù)

NAND閃存器件包括源極和漏極串聯(lián)到一位線以形成串的存儲(chǔ)單元。存儲(chǔ)單元一般具有其中堆疊了浮動(dòng)?xùn)艠O和控制柵極的晶體管結(jié)構(gòu)。存儲(chǔ)單元陣列直接形成在P型襯底或N型襯底的N型阱或P型阱中。NAND單元串的漏極側(cè)通過選擇柵極連接到位線，且源極側(cè)通過選擇柵極連接到電源線。臨近單元串中的存儲(chǔ)單元的控制柵極在行方向連續(xù)地連接，且變成字線。

NAND閃存器件的操作說明如下。數(shù)據(jù)寫入操作從離位線最遠(yuǎn)的存儲(chǔ)單元開始順序執(zhí)行。選擇的存儲(chǔ)單元的控制柵極被施加高電壓Vpp，在選擇的存儲(chǔ)單元的位線一側(cè)上的存儲(chǔ)單元的控制柵極和選擇柵極被施加中間電勢(shì)，并且位線依據(jù)數(shù)據(jù)被施加0V或中間電勢(shì)。如果位線被施加0V，則在選擇的存儲(chǔ)單元的漏極和柵極之間產(chǎn)生電勢(shì)，所以電子被注入到浮動(dòng)?xùn)艠O。因此，選擇的存儲(chǔ)單元的閾值電壓增加。

近年來，為了進(jìn)一步提高閃存的集成度，關(guān)于能夠在一個(gè)存儲(chǔ)單元中儲(chǔ)存多個(gè)數(shù)據(jù)位的多位單元，已經(jīng)進(jìn)行了許多研究。這種存儲(chǔ)單元被稱為″多級(jí)單元(Multi?Level?Cell，MLC)″。與MLC對(duì)應(yīng)，單個(gè)位的存儲(chǔ)單元被稱為″單級(jí)單元(Single?Level?Cell，SLC)″。

MLC一般具有四種或更多的閾值電壓分布以及對(duì)應(yīng)于閾值電壓分布的四種或更多的數(shù)據(jù)儲(chǔ)存狀態(tài)。可以編程2位數(shù)據(jù)位的MLC具有四種數(shù)據(jù)儲(chǔ)存狀態(tài)；[11]，[10]，[00]，和[01]。這些狀態(tài)對(duì)應(yīng)于MLC的閾值電壓分布。

例如，假設(shè)存儲(chǔ)單元的閾值電壓分布為-2.7V或更低，0.3V到0.7V，1.3V到1.7V，及2.3V到2.7V，則狀態(tài)[11]對(duì)應(yīng)于-2.7V或更低，狀態(tài)[10]對(duì)應(yīng)于0.3V到0.7V，狀態(tài)[00]對(duì)應(yīng)于1.3V到1.7V，及狀態(tài)[01]對(duì)應(yīng)于2.3V到2.7V。換言之，如果MLC的閾值電壓對(duì)應(yīng)于四個(gè)閾值電壓分布中的一個(gè)，則對(duì)應(yīng)于狀態(tài)[11]、[10]、[00]和[01]中的一個(gè)的2位數(shù)據(jù)信息被儲(chǔ)存在MLC中。

如上所述，MLC具有2的對(duì)應(yīng)于可以儲(chǔ)存的位的數(shù)目的次方的閾值電壓分布。即，能夠儲(chǔ)存m位的MLC具有2^m個(gè)單元電壓分布。

MLC的單元電壓分布的單元電壓隨儲(chǔ)存時(shí)段增加而偏移。這被稱為″數(shù)據(jù)保持特性″。即，盡管數(shù)據(jù)被儲(chǔ)存且然后經(jīng)過長時(shí)間段來讀取，但單元電壓被偏移，這樣可以造成讀取錯(cuò)誤。

發(fā)明內(nèi)容

因此，本發(fā)明涉及一種存儲(chǔ)器件的讀取方法，其中通過取決于MLC的保持特性的單元電壓中的改變來改變線路中的讀取電壓，可以更精確地執(zhí)行數(shù)據(jù)讀取操作。

一方面，一種具有MLC的存儲(chǔ)器件的讀取方法，包括下列步驟：根據(jù)第一讀取命令執(zhí)行數(shù)據(jù)讀取操作，確定讀取數(shù)據(jù)的錯(cuò)誤校正是否可能，如果作為確定的結(jié)果錯(cuò)誤校正是困難的，則根據(jù)第二讀取命令執(zhí)行數(shù)據(jù)讀取操作，根據(jù)第二讀取命令確定讀取的數(shù)據(jù)的錯(cuò)誤校正是否可能，且如果作為確定的結(jié)果錯(cuò)誤校正是困難的，則根據(jù)第N個(gè)(N≥3，N為整數(shù))讀取命令執(zhí)行數(shù)據(jù)讀取操作。

另一方面，一種具有MLC的存儲(chǔ)器件的讀取方法包括下列步驟：輸入根據(jù)優(yōu)先權(quán)定義的多個(gè)讀取命令中的一個(gè)，輸入將被執(zhí)行數(shù)據(jù)讀取的MLC的地址信息，加載關(guān)于輸入的讀取命令而儲(chǔ)存的讀取電壓組，及使用加載的讀取電壓組執(zhí)行數(shù)據(jù)讀取。

附圖說明

圖1A示出NAND閃存器件的框圖；

圖1B示出MLC的單元電壓的分布；

圖1C示出圖1B所示的單元電壓中的變化的分布；

圖1D示出根據(jù)本發(fā)明第一實(shí)施例的MLC的單元電壓和讀取電壓的分布；

圖1E示出根據(jù)本發(fā)明第二實(shí)施例的MLC的單元電壓和讀取電壓的分布；

圖1F示出根據(jù)本發(fā)明第三實(shí)施例的MLC的單元電壓和讀取電壓的分布；及

圖2是示出根據(jù)本發(fā)明實(shí)施例的MLC的讀取方法流程圖。

具體實(shí)施方式

下面將參考附圖描述根據(jù)本發(fā)明的特定實(shí)施例。

參考圖1A，閃存器件100包括存儲(chǔ)單元陣列110、頁緩沖器單元120、X-解碼器140、Y-解碼器130及控制器150。

存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)串，其每個(gè)具有多個(gè)存儲(chǔ)單元并連接到相應(yīng)的位線BL。在行方向的每個(gè)存儲(chǔ)單元連接到字線WL。