[發明專利]半導體存儲器和系統

有效

• 申請號: 200710145232.6
• 申請日: 2007-08-17
• 公開（公告）號: CN101127242A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 小林廣之
• 申請（專利權）人: 富士通株式會社
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 宋鶴

技術領域

本發明涉及一種包含偽存儲單元(dummy?memory?cell)的偽電路等組件的半導體存儲器。

背景技術

相對于外圍電路而言，在半導體存儲器的存儲單元陣列中，元件和布線的形成具有更高的密度。因此，在半導體存儲器的制造過程中，由于受到成暈(halation)或其它類似現象的影響，有時存儲單元陣列內部部分中的元件和布線的形狀與外部外圍部分中的是不同的。這種形狀上的不同可能導致出現短路故障和連接中斷的故障，這些故障會成為產量下降的一個因素。

一般地，為了增加產量并且使得存儲單元陣列內部部分中的元件和布線的形狀與外部外圍部分中的保持一致，偽存儲單元和偽信號線(比如偽字線)被形成在存儲單元陣列的外部外圍部分中(例如，日本未經審查的2005-332446號、平5-144294號、2006-59481號專利申請)。另外，形成用來驅動偽信號線的偽驅動器。

例如，偽驅動器通過與被提供給外部端子的定時信號保持同步來驅動偽信號線。或者，該偽驅動器用來驅動偽信號線的定時不同于實驅動器(real?driver)用以驅動實信號線的定時。

傳統偽驅動器以不同于實驅動器的定時來驅動偽信號線，因此偽信號線的驅動定時也不同于實信號線的驅動定時。這將導致一個問題，即對與偽信號線相鄰的實信號線的測試不能被完全執行。例如，更具體地說，在與偽信號線相鄰的實信號線中，相鄰信號線間耦合電容的影響不能被完全測定。此外，如上所述，因為偽信號線的驅動定時不同與實信號線的驅動定時，所以偽信號線也不能被當作實信號線來使用。

發明內容

本發明的目的是為了通過對提供給偽信號線和實信號線的信號特征進行匹配，從而完全評估與偽信號線相鄰的實信號線和實存儲單元。

本發明的另一目的是通過對被提供給偽信號線和實信號線的定時信號的特征進行匹配，從而使偽信號線可用作實信號線。

在本發明的一方面中，半導體存儲器包括至少一條由實驅動器驅動的被連接至實存儲單元的實信號線以及至少一條由偽驅動器驅動的被連接至偽存儲單元且位于實信號線外側的偽信號線。與由操作控制電路產生的公共定時信號同步地，實驅動器和偽驅動器驅動實信號線和偽信號線。例如，在測試模式下運行偽驅動器以驅動偽信號線。測試模式設置電路響應于從控制器輸出的第一外部信號將操作模式從正常操作模式轉變為測試模式。控制器包括輸出第一外部信號的測試控制電路。通過利用公共定時信號來驅動實信號線和偽信號線，與偽信號線相鄰的實信號線和實存儲單元可以被完全評估。從而，例如，在與內側的實信號線同樣的條件下，也可以在存儲單元陣列外側的實信號線上執行應力評估。通過利用公共定時信號驅動偽信號線并且對其進行評估。因此，偽信號線就可被用作實信號線。即，偽信號線就可被用作冗余信號線以解除故障。

附圖說明

根據下面的詳細說明，結合附圖來理解，該發明的性質、原理和實用性將更加清楚，在附圖中，相同的部件用完全相同的附圖標記指示，其中：

圖1是示出本發明第一實施例的方框圖；

圖2是示出圖1中實字解碼器詳細情況的方框圖；

圖3是示出圖1中偽字解碼器詳細情況的方框圖；

圖4是示出圖1中存儲核心實質部分的方框圖；

圖5是示出圖1中存儲核心詳細情況的電路圖；

圖6是示出圖1中存儲器被安裝其中的系統的方框圖；

圖7是示出圖1中存儲器被安裝其中的另一系統實例的方框圖；

圖8是時序圖，其示出了第一實施例中存儲器在測試模式下的操作；

圖9是時序圖，其示出了第一實施例中存儲器在測試模式下的另一操作；

圖10是時序圖，其示出了第一實施例中存儲器在測試模式下的另一操作；

圖11是示出第一實施例測試方法的流程圖；

圖12是示出本發明第二實施例的方框圖；

圖13是示出圖12中實字解碼器實質部分的電路圖；

圖14是示出本發明第三實施例的方框圖；

圖15是示出本發明第四實施例的方框圖；

圖16是示出本發明第五實施例的方框圖；

圖17是示出本發明第六實施例的方框圖；

圖18是示出圖17中存儲核心實質部分的簡略方框圖；

圖19是電路圖，其示出被圖18中深點線框包圍的區域的詳細情況；

圖20是時序圖，其示出了第六實施例中測試模式下存儲器的操作；

圖21是示出第六實施例測試模式的流程圖；

圖22是示出本發明第七實施例的方框圖；

圖23是示出圖22中列解碼器實質部分的電路圖；