[發明專利]半導體存儲器和系統

有效

• 申請號: 200710145232.6
• 申請日: 2007-08-17
• 公開（公告）號: CN101127242A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 小林廣之
• 申請（專利權）人: 富士通株式會社
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 宋鶴

1.一種半導體存儲器，其包括：

實存儲單元和偽存儲單元；

至少一條實信號線，連接到所述實存儲單元；

至少一條偽信號線，置于所述實信號線外側并且連接到所述偽存儲單元；

實驅動器，與定時信號同步地驅動所述實信號線；

偽驅動器，與所述定時信號同步地驅動所述偽信號線；和

操作控制電路，產生被提供給所述實驅動器和所述偽驅動器的公共定時信號。

2.如權利要求1所述的半導體存儲器，還包括：

測試模式設置電路，響應于第一外部信號將操作模式從普通操作模式轉變為測試模式，其中

在所述測試模式下，所述偽驅動器運行以驅動所述偽信號線。

3.如權利要求2所述的半導體存儲器，其中

所述測試模式設置電路響應于第二外部信號輸出測試控制信號，并且

在所述測試模式下，所述實驅動器和所述偽驅動器響應于所述測試控制信號，驅動所述實信號線和所述偽信號線。

4.如權利要求3所述的半導體存儲器，其中

所述實驅動器和所述偽驅動器響應于所述測試控制信號，驅動所有所述的實信號線和所述的偽信號線。

5.如權利要求3所述的半導體存儲器，其中

所述實驅動器和所述偽驅動器響應于所述測試控制信號，在每條其它線上驅動所述實信號線和所述偽信號線。

6.如權利要求3所述的半導體存儲器，其中

所述實驅動器和所述偽驅動器響應于所述測試控制信號，僅驅動所述實信號線或所述偽信號線中的一條。

7.如權利要求6所述的半導體存儲器，還包括

解碼電路，用來對地址解碼以選擇所述實信號線，其中

所述解碼電路具有開關電路，在所述測試模式下當第一地址被提供時，該開關電路選擇對應于所述第一地址的所述偽信號線，而不是所述實信號線。

8.如權利要求6所述的半導體存儲器，還包括：

數據輸入/輸出電路，用來在所述普通操作模式下向所述實存儲單元輸入數據或從所述實存儲單元中輸出數據；和

數據控制電路，用來在所述測試模式下釋放在所述數據輸入/輸出電路和所述實存儲單元之間的連接，并且將所述數據輸入/輸出電路連接至所述偽存儲單元。

9.如權利要求1所述的半導體存儲器，其中

所述偽存儲單元與所述實存儲單元具有相同的形狀和特征，并且

所述偽驅動器由與所述實驅動器同樣的電路組成。

10.如權利要求1所述的半導體存儲器，還包括：

冗余存儲單元，其每一個都與所述實存儲單元具有相同的形狀和特征；

連接至所述冗余存儲單元的冗余信號線；

用來存儲缺陷地址的第一冗余存儲電路；

用來存儲缺陷信息的第二冗余存儲電路，該缺陷信息用來表征所述冗余信號線或所述冗余存儲單元中出故障；和

冗余控制電路，用來使得與存儲在所述第一冗余存儲電路中的所述缺陷地址相對應的實信號線不能驅動，并且使得所述冗余信號線能夠驅動，并且，當所述缺陷信息存儲在所述第二冗余電路中時，使得所述偽信號線的而不是冗余信號線能夠驅動。

11.如權利要求10所述的半導體存儲器，其中

所述第一和第二冗余存儲電路具有用來存儲所述缺陷地址和所述缺陷信息的熔絲。

12.如權利要求1所述的半導體存儲器，其中

所述實信號線和所述偽信號線是實字線和偽字線，并且

所述實驅動器和所述偽驅動器是實字驅動器和偽字驅動器。

13.如權利要求1所述的半導體存儲器，其中

所述實信號線和所述偽信號線是實位線和偽位線，并且

所述實驅動器和所述偽驅動器是實靈敏放大器和偽靈敏放大器。