[發明專利]使用虛擬層改變物理版圖數據的方法無效
| 申請號: | 200710142511.7 | 申請日: | 2007-08-15 |
| 公開(公告)號: | CN101127056A | 公開(公告)日: | 2008-02-20 |
| 發明(設計)人: | 崔丞鎬 | 申請(專利權)人: | 東部高科股份有限公司 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50;G03F1/14 |
| 代理公司: | 北京律誠同業知識產權代理有限公司 | 代理人: | 徐金國;梁揮 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 使用 虛擬 改變 物理 版圖 數據 方法 | ||
本申請要求享有2006年8月16日遞交的韓國專利申請No.10-2006-0077193的權益,在此引入其全部內容作為參考。
技術領域
本發明涉及半導體器件的設計,尤其涉及半導體器件中諸如有源層的層的設計。更具體地說,本發明涉及在不同的晶圓生產線中使用諸如CAD工具的SKILL程序的有源層的虛擬層的版圖。
背景技術
為了有效地利用晶圓生產線(fab)資源并增加產率,可使來自一特定晶圓生產線的物理版圖數據(例如,物理庫或GDSII數據)用于另一晶圓生產線以允許這兩個晶圓生產線生產相同的產品。這不僅增加產率,而且提高現有晶圓生產線資源的使用效率。
當物理版圖數據傳輸時,使用層地圖文件。如果在其中傳輸物理版圖數據的晶圓生產線中需要多個新層,,就必須生成這些層。例如,在0.18nm工藝的晶圓生產線A中引入的Artisan庫(artisan?library)傳輸至0.18nm工藝的現有晶圓生產線B,使得產品可都在這兩個晶圓生產線中制造,由此增加晶圓生產線資源的使用效率。如果晶圓生產線B使用包括N有源層和P有源層的兩層,以及晶圓生產線A使用一個公共有源層,則假設有N和P注入層包圍公共有源層,則必須生成新層(例如,N有源層和P有源層)。
一種用于傳輸物理版圖數據的方法使用制造電子束曝光系統(MEBES)以當創建掩模數據時生成這種新層(例如,N和P有源層)并使得物理版圖數據從晶圓生產線A傳輸至晶圓生產線B中。
然而,這種方法可能不會生成適合于晶圓生產線B的新層,原因在于,在設計流程中,在掩模數據創建之前,執行版圖與電路原理圖一致性/設計規則檢查(LVS/DRC)。從而,即使使用晶圓生產線B,也可能使用對晶圓生產線A的LVS/DRC執行物理驗證,從而導致用于兩個晶圓生產線的LVS/DRC之間的差異。因此,可能無法保證物理版圖數據驗證的可靠性。
發明內容
實施方式涉及一種使用虛擬層改變物理版圖數據的方法,其中虛擬層在當物理版圖數據改變時物理驗證之前利用軟件生成,其可能使用適合于執行實際工序的晶圓生產線的版圖與電路原理圖一致性/設計規則檢查(LVS/DRC)(所述檢查對于制造或制造設備時間短),從而實現可靠的物理驗證。
實施方式涉及一種使用虛擬層改變物理版圖數據的方法,其可最大化物理版圖的驗證可靠性。實施方式涉及一種使用虛擬層改變物理版圖數據的方法,其中虛擬層在當物理版圖數據改變時物理驗證之前利用軟件生成,其可能使用適于執行實際工序的晶圓生產線的版圖與電路原理圖一致性/設計規則檢查(LVS/DRC),從而實現可靠的物理驗證。
實施方式涉及一種使用虛擬層改變物理版圖數據的方法,其可包括以下步驟的至少其中之一:對目標設計進行編碼,并綜合用于所編碼目標設計的邏輯。生成虛擬層。在相應的位置布局邏輯塊并布線邏輯塊以使其連接至執行元件。提取多個引線電阻值或多個電容值并針對物理實施執行時序檢查和串擾分析。檢查晶體管的互連和布線是否與預定電路相匹配并檢查引線間距和柵長度是否與預設規格一致。基于虛擬層生成掩模。
在實施方式中,一種在標準邏輯單元中使用虛擬層改變版圖數據的方法可包括以下步驟的至少其中之一:確定N和P有源層名稱是否存在。如果N和P有源層名稱存在,則確定頂單元是否具有層次。如果頂單元具有層次,則創建底單元列表。在底單元中生成N有源層和P有源層。從底單元刪除現有的公共有源層。確定目前單元是否為底單元列表中最后一個單元,如果目前單元為底單元列表中最后一個單元,則在頂單元中生成N有源虛擬層和P有源虛擬層。從頂單元刪除現有的公共有源層。
在實施方式中,一種在I/O焊盤單元中使用虛擬層改變物理版圖數據的方法包括以下步驟的至少其中之一:確定N和P有源層名稱是否存在。如果N和P有源層名稱存在,則確定頂單元是否具有層次。如果頂單元具有層次,則臨時展平頂單元的底單元。在展平的頂單元中生成N有源虛擬層和P有源虛擬層。從展平的頂單元刪除現有的公共有源層并生成新的示例單元,取消頂單元的臨時展平。在頂單元中示例化示例單元。
附圖說明
圖1A和圖1B分別例示了根據本發明的實施方式在使用Cadence?SKILL程序改變版圖之前的原始版圖和使用Cadence?SKILL程序改變版圖之后的版圖;
圖2A和圖2B例示了當用于標準邏輯的算法應用于I/O焊盤單元時可能出現的問題;
圖3例示出根據實施方式使用虛擬層改變物理版圖數據的程序的流程圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東部高科股份有限公司,未經東部高科股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710142511.7/2.html,轉載請聲明來源鉆瓜專利網。





