[發明專利]形成絕緣膜的方法

有效

• 申請號: 200710142216.1
• 申請日: 2007-08-20
• 公開（公告）號: CN101131919A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 廣瀨隆之;江戶雅晴;佐藤啟
• 申請（專利權）人: 富士電機控股株式會社
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/31
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 張鑫

相關申請的交叉引用

本申請基于2006年8月21日提交的日本專利申請No.2006-223775，并要求對其的優先權，該申請的內容通過引用全部結合于此。

技術領域

本發明涉及通過在具有器件元件形成于其上的半導體基板或絕緣基板上真空層壓絕緣有機材料(干膜抗蝕劑)的保護膜來形成絕緣膜的方法。

背景技術

絕緣有機材料(干膜抗蝕劑)常常被用來覆蓋和保護具有形成于半導體基板上的半導體器件元件的半導體器件的半導體器件元件的表面、或者諸如線圈和電容器的無源元件以及形成于絕緣基板上的IC(集成電路)的半導體器件元件的電子零件的表面。在半導體基板的表面上存在由形成于其上的半導體所導致的凸起部分，而在具有電感器的絕緣基板的表面上存在由形成于其上的、厚度為幾十微米的線圈圖案所導致的凸起部分。這些凸起部分具有三維結構。在常規層壓工藝中，這種結構的間隔中俘獲有氣泡或空隙。

為了避免包含空氣，眾所周知一種層壓裝置—真空層壓機，其中絕緣有機材料(干膜抗蝕劑)的保護膜被層壓于半導體基板或絕緣基板上。真空層壓機設置有能夠通過抽氣在其中生成真空環境的腔室。

真空層壓機還在腔室中設置有可被加熱并通過調節壓力膨脹的薄膜。允許容納于腔室中的一對或多對基板與干膜抗蝕劑(下文中也簡稱為“抗蝕膜”)被引入到該腔室中，并且腔室被抽空，其中膨脹的薄膜將抗蝕劑粘附地緊壓在基板上，從而用抗蝕膜覆蓋基板。

專利文獻1對真空層壓進行描述，并公開了一種在光敏干膜(抗蝕膜)與具有凸起曲面的基板之間獲得基本上無空隙的界面的方法。

[專利文獻1]

日本未經審查專利申請公開No.H2-226152。

然而，在上述常規技術中，與基板的內部區域中的平坦區相比，堆積(積聚)于基板的周邊區域中的抗蝕膜在基板的周邊區域中形成抗蝕膜隆起(以下稱為高度差(elevation))。位于隆起位置上的器件元件由于較厚的抗蝕膜而變得不合格。因而，隆起位置導致缺陷器件元件的數量增加這個問題。

抗蝕膜在周邊區域中的隆起位置是在抗蝕膜的真空層壓過程中，由抗蝕膜在基板周邊區域上的堆積(積聚)所導致的，其中經加熱和軟化的抗蝕膜通過例如大氣壓的壓力受到擠壓，并向由緊壓抗蝕膜的PET膜所封閉的基板的邊緣往外延伸，如圖2所示以及以下將描述的。基板的外邊緣用作由例如大氣壓的壓力對基板1之外的隔膜(在圖2中未示出)部分所施加的力的支點，該隔膜通過PET膜15將抗蝕膜5壓向基板1。結果，隔膜/PET膜被緊緊地壓在基板的外邊緣上，并且恰好在邊緣內部的位置變形為向上凸起，從而導致受壓抗蝕膜在此位置上積聚。因此，在基板的周邊區域上形成抗蝕膜的隆起位置。如果周邊環形電極被設置在基板的周邊區域上，則將進一步加劇該抗蝕膜的隆起。

以下將描述周邊環形電極，該電極對周邊區域中抗蝕膜的隆起產生影響。

在制造半導體器件或諸如電感器的電子零件的工藝中，在許多情況下采用電鍍工藝。在形成厚度具體為幾十μm的金屬薄膜的情形中，通常采用電鍍工藝。在采用電鍍工藝的情形中，需要使電流通過要電鍍的基板(例如，硅基板或鐵氧體基板)。為了施加電流，需要在基板的周邊區域中形成周邊環形電極。周邊環形電極在電鍍工藝中與電鍍裝置的電極形成接觸。電鍍工藝也在此周邊環形電極上進行電鍍。

如前所述，抗蝕膜堆積(積聚)于基板的端部區域上并形成隆起，該區域中排列有周邊環形電極。這表示抗蝕膜有大高度差，即抗蝕膜表面的高度平面與連接端子(封裝端子/電極極板)的水平面之間有較大差值，該端子形成于與周邊環形電極相鄰的器件元件(感應器或半導體器件元件)的邊緣上。這個抗蝕膜高度差可能過大而不能滿足規范要求，從而增加了缺陷器件的數量。抗蝕膜的大高度差使得難以在器件元件的連接端子與印刷電路板的布線圖之間執行焊接。

圖15是抗蝕膜形成于其上的基板的基本部分的橫截面視圖。盡管以電鍍圖案形成的凸起部分3實際上在器件元件6的表面上具有復雜的平面和截面配置，但是為了方便起見，形成于一個器件元件上的凸起部分3的截面配置在圖15中表示成方塊。

在基板1上形成具有凸起部分3和周邊環形電極2的電鍍圖案的器件元件6之后，進行真空層壓工藝。抗蝕膜5在周邊環形電極2與靠近該周邊環形電極2的凸起部分3a之間的區域中形成較厚的隆起。例如，凸起部分3是電鍍圖案。