[發明專利]半導體器件

有效

• 申請號: 200710141904.6
• 申請日: 2007-08-16
• 公開（公告）號: CN101149973A
• 公開（公告）日: 2008-03-26
• 發明（設計）人: 千田稔;瀨戶川潤
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

相關申請的交叉引用

在此通過參考2006年9月21日提交的包括說明書、附圖和摘要的日本專利申請公開No.2006-256143全部引入。

技術領域

本發明涉及半導體器件，特別涉及對所存儲數據執行校驗操作的半導體器件。

背景技術

已經開發了例如能夠通過將電子注入浮置柵極之中或者從其中提取電子而將信息存儲在浮置柵極(FG)中的閃存的半導體器件。閃存包括存儲器單元，其各自具有浮置柵極、控制柵極(CG)、源極、漏極以及阱(基板)。在每個存儲器單元中，當將電子注入浮置柵極之中的時候，其閾值電壓上升，而當從浮置柵極提取電子的時候閾值電壓下降。通常，最低閾值電壓的分布稱為“每個存儲器單元的擦除狀態”。高于擦除狀態的閾值電壓分布稱為“每個存儲器單元的寫狀態”。當例如存儲器單元在其中存儲兩個比特數據的時候，最低閾值電壓的分布對應于邏輯電平“11”。此狀態稱為“擦除狀態”。通過在每個存儲器單元上實施寫操作并且使得其閾值電壓高于擦除狀態，可獲得對應于每個邏輯電平“10”、“01”和“00”的閾值電壓。此狀態稱為“寫狀態”。

盡管通常閃存設置有多個存儲器單元，存儲器單元的閾值電壓由于制造等中的不同而變化。因而，在數據寫入和數據擦除以及根據存儲器單元是設為導通狀態還是截止狀態而確定存儲器單元的閾值電壓分布是否落入期望范圍之中(參見，例如專利文獻1(日本未審查專利出版No.2002-140899)、專利文獻2(日本未審查專利出版No.2004-192780)、專利文獻3(日本未審查專利出版No.2000-163977)以及專利文獻4(日本未審查專利出版No.Hei?11(1999)-242894))之后，閃存執行校驗操作，用于向每個存儲器單元的控制柵極提供讀取電壓。

發明內容

同時，閃存通常包括位線，每個位線上具有微小電壓差異，即，讀取信號根據每個存儲器單元的導通和截止狀態而出現。此外，閃存具有讀出放大器，其檢測在每個位線上已經出現的讀取信號，并且基于所檢測的讀取信號而從兩個節點輸出互補信號，即，彼此具有不同邏輯電平的兩個信號。

通常，根據閃存中的校驗來同時確定多個存儲器單元的閾值電壓。當確定每個存儲器單元閾值電壓分布的下部邊緣的時候，將對應于閾值電壓期望范圍中最小值的讀取電壓供應到所有以校驗為目標的(verify-targeted)存儲器單元。如果所有以校驗為目標的存儲器單元都處于截止狀態，則判斷其閾值電壓是正常的。

另一方面，關于閾值電壓分布的上部邊緣的確定還需要達到閾值電壓分布的窄帶化。當確定閾值電壓分布的上部邊緣的時候，將對應于閾值電壓期望范圍中最大值的讀取電壓提供給所有以校驗為目標的存儲器單元。如果所有以校驗為目標的存儲器單元都在導通狀態，則判斷其閾值電壓是正常的。即，在當確定閾值電壓分布的下部和上部邊緣時閾值電壓為正常的情況下，互補信號的邏輯電平彼此相反。

在這里，閃存優選地采用這樣的配置，以便實現閾值電壓分布的上部邊緣確定及其下部邊緣確定兩者，而不必將用于基于互補信號確定每個存儲器單元的閾值電壓是否正常的確定電路的配置復雜化。

然而，在專利文獻1至4的每個中所述的半導體器件中，上述確定電路耦合到輸出互補信號的讀出放大器的兩個節點的任一節點。由此，在專利文獻1至4的每個中所述的半導體器件需要控制讀出放大器及其外圍電路，由此以基于閾值電壓分布的下部邊緣確定或者其上部邊緣確定的執行來將互補信號的邏輯電平取反，以便執行閾值電壓分布上部邊緣確定及其下部邊緣確定兩者，而不使得確定電路的配置復雜化。因而，半導體器件伴隨著這樣的問題，即，需要花費較長時間以確定每個存儲器單元的閾值電壓是否正常，并且數據寫入時間和數據擦除時間延長。

因而，本發明的一個目的是提供一種半導體器件，其能夠防止其中電路配置的復雜化、并且在較短時間段內確定每個存儲器的閾值電壓是否正常。

為了解決上述問題，根據本發明給定方面的半導體器件包括：多個存儲器單元，根據其閾值電壓存儲數據；多個位線，讀取信號分別根據存儲器單元存儲的數據而出現在位線上；多個讀出放大器，分別對應于位線而布置，并且其分別檢測已出現在位線上的讀取信號、并根據檢測的讀取信號從第一和第二節點輸出分別具有彼此不同邏輯電平的第一和第二信號；以及確定單元，根據分別從讀出放大器的第一和第二節點接受的第一和第二信號來確定存儲器單元的閾值電壓是否正常。