[發明專利]在半導體器件中形成微圖案的方法

無效

• 申請號: 200710141000.3
• 申請日: 2007-08-15
• 公開（公告）號: CN101197257A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 李相彧
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/312;H01L21/311;G03F7/00;G03F7/09
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 鄭小軍

技術領域

本發明關于一種在半導體器件中形成微圖案的方法。

背景技術

半導體技術的某些方面已經聚焦于提高半導體器件的集成度(例如獲得更小尺寸的器件)。作為半導體技術發展的一部分，微圖案技術也已經得到發展。此外，在一些半導體器件的多個制造工藝過程中，光致抗蝕劑的膜圖案的形成工藝扮演了重要的角色。

隨著半導體器件變得更加集成化，圖案的最小尺寸也在減小。在某些應用中，所需要的圖案尺寸可能小于曝光設備的分辨能力。因此，需要使用具有相對較高的分辨率光源的設備來形成具有相對較小尺寸的微圖案。例如，具有大約248nm波長的KrF曝光設備將不能形成具有130nm或更小尺寸的微圖案。因此，由于ArF曝光設備(193nm)具有相對較高的分辨能力，所以可使用ArF曝光設備(193nm)來形成微圖案。由于ArF曝光設備(193nm)相對比較昂貴，所以在一些半導體工藝過程中會因為ArF曝光設備(193nm)過于昂貴而不使用ArF曝光設備(193nm)。

實例圖1至圖3示出一種在半導體器件中形成微圖案的方法。如圖1所示，在半導體襯底1上形成蝕刻層2和光致抗蝕劑膜4。光致抗蝕劑膜4可以選擇性地通過曝光掩模5在來自KrF曝光設備(248nm)的光下曝光。

如圖2所示，對曝光區域進行顯影，以去除曝光區，從而形成光致抗蝕劑圖案6。可以利用具有有限分辨能力(例如分辨能力限制在130nm)的KrF曝光設備(248nm)來形成光致抗蝕劑圖案6。換句話說，光致抗蝕劑圖案5可以限制在大于130nm的尺寸。

如圖3所示，可以利用光致抗蝕劑圖案6作為蝕刻掩模來對蝕刻層2(在光致抗蝕劑圖案6下面)進行蝕刻處理，以形成蝕刻層圖案3。由于光致抗蝕劑圖案6可以限制在大于約0.13μm的尺寸，所以蝕刻層圖案3可以限制在大于約130nm的尺寸。因此，利用KrF曝光設備(248nn)難以形成具有小于約130nm的尺寸的微圖案。

如圖4所示，可以通過在蝕刻層2和光致抗蝕劑膜4之間插入有機底部抗反射層(BARC)7來形成光致抗蝕劑圖案6。遺憾地是，在光刻工藝中用于溶解光致抗蝕劑的堿性顯影溶液中相對來說難以溶解BARC7。

發明內容

本發明實施例關于一種在半導體器件中利用KrF曝光設備形成小于大約130nm微圖案的方法。本發明實施例涉及一種在半導體器件中形成微圖案的方法，該方法至少包含以下步驟其中之一：在半導體襯底上和/或上方形成蝕刻層、硬掩模層、有機底部抗反射(BARC)層和/或光致抗蝕劑膜。通過對光致抗蝕劑膜曝光和顯影來形成光致抗蝕劑圖案。利用光致抗蝕劑圖案作為掩模來形成硬掩模層圖案。通過利用硬掩模層圖案作為蝕刻掩模來形成蝕刻層圖案。

根據本發明的一方面，提供一種方法，包含下列步驟：在半導體襯底上形成有機底部抗反射層；在該有機底部抗反射層上形成光致抗蝕劑圖案；以及蝕刻在該光致抗蝕劑圖案下的有機底部抗反射層的側邊部分，以形成底部抗反射層圖案。

根據本發明的另一方面，提供一種器件，其包含有：底部抗反射層圖案，其形成于半導體襯底上；光致抗蝕劑圖案，其形成于該有機底部抗反射層圖案上，其中所述光致抗蝕劑圖案的組成部分的尺寸大于在所述光致抗蝕劑圖案的各組成部分下的所述底部抗反射層圖案的組成部分的尺寸。

附圖說明

圖1至圖4為示出在半導體器件中形成微圖案的方法。

圖5至圖10為示出根據本發明實施例在半導體器件中形成微圖案的方法。

具體實施方式

如圖5所示，在半導體襯底10上和/或上方可形成蝕刻層20。在蝕刻層20上和/或上方可形成硬掩模層30。在硬掩模層30上和/或上方可形成有機底部抗反射層40。在半導體襯底10上和/或上方可形成光致抗蝕劑膜50。在本發明實施例中，蝕刻層20可以包含導電層，該導電層可以包含金屬和/或多晶硅，并且該蝕刻層20的厚度在約2000至約3000之間。在蝕刻工藝過程中，可將硬掩模層30用作硬掩模。在本發明實施例中，硬掩模層30包含氮化硅層、氮化物層及氮氧化物層的至少其中之一。

有機底部抗反射層(BARC)40可以防止在制造過程中由來自半導體襯底10的衍射光和/或反射光造成臨界尺寸的偏差。有機材料可以吸收來自光源的光，并且可以被涂覆在半導體襯底10上方，以防止光被半導體襯底10反射。