[發(fā)明專利]穿透硅通道芯片堆疊封裝

有效

• 申請?zhí)枺?/td>: 200710140732.0
• 申請日: 2007-08-09
• 公開（公告）號: CN101330076A
• 公開（公告）日: 2008-12-24
• 發(fā)明（設(shè)計(jì)）人: 金鐘薰
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/488
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 彭久云;許向華

技術(shù)領(lǐng)域

本發(fā)明涉及一種穿透硅通道芯片堆疊封裝，且特別涉及利于芯片選擇的穿透硅通道芯片堆疊封裝。

背景技術(shù)

針對半導(dǎo)體集成器件的封裝技術(shù)已經(jīng)持續(xù)發(fā)展以滿足安裝效率和小型化的要求。由于在最近電器/電子設(shè)備的發(fā)展趨勢中要求小型化和高性能，所以已發(fā)展了多種半導(dǎo)體堆疊技術(shù)。

在半導(dǎo)體工業(yè)中涉及的“堆疊”為至少兩個(gè)半導(dǎo)體芯片或封裝在垂直方向疊加起來的技術(shù)。例如，當(dāng)這種堆疊技術(shù)應(yīng)用在存儲器件的領(lǐng)域中，可以實(shí)現(xiàn)封裝的產(chǎn)品具有的存儲容量是沒封裝的芯片的存儲容量的兩倍多，且因此可以提高安裝領(lǐng)域使用的效率。

圖1為說明傳統(tǒng)芯片堆疊封裝的截面示意圖。如圖所示，芯片110通過媒介粘合劑130堆疊在基板120上且每個(gè)芯片110通過線140導(dǎo)電連接到基板120。包括堆疊的芯片110和線140的基板120的上表面由密封劑150如環(huán)氧成型混合物(EMC)密封，且基板120的下表面粘附焊料球160作為至外電路的安裝裝置。

圖1中，參考數(shù)字112表示墊，122表示電極終端，124表示球焊盤，和126表示電路布線。

然而，傳統(tǒng)芯片堆疊封裝具有如下幾個(gè)缺點(diǎn)：由于使用金屬線來使信號連接到每個(gè)芯片致使運(yùn)行速度相對慢；由于基板上需要額外的區(qū)域給引線鍵合致使封裝的尺寸不能更緊湊；以及由于在每個(gè)芯片的焊盤上需要用于引線鍵合的間隙致使封裝的高度不能更低。

為了克服上面描述的與傳統(tǒng)芯片堆疊封裝相關(guān)的問題，已經(jīng)提出了采用穿透硅通道(在下文稱TSV)的芯片堆疊封裝。

圖2為說明TSV芯片堆疊封裝的截面圖。如圖所示，在TSV芯片堆疊封裝200中，通過在每個(gè)芯片210中形成孔洞且用導(dǎo)電層填充該孔洞來形成TSV?270，且此后由TSV?270在芯片210之間形成導(dǎo)電連接。

在圖2中，參考數(shù)字212表示墊，220表示基板，222表示電極終端，224表示球焊盤，226表示電路布線和260表示焊料球。

如圖1所示，TSV芯片堆疊封裝200將不需要基板上的額外的區(qū)域來提供給引線鍵合的導(dǎo)電連接和不需要芯片之間存在間隙來提供給芯片和基板之間的引線鍵合。因此，當(dāng)與圖1所示的傳統(tǒng)封裝100比較時(shí)，因?yàn)榛搴托酒g的信號連接長度縮短，TSV芯片堆疊封裝200減小了尺寸和高度，以及因此可提高其中封裝的芯片的運(yùn)行速度。

如圖1所示，在堆疊與非快速存儲芯片的情況下，采用引線鍵合來實(shí)現(xiàn)這種芯片堆疊封裝，現(xiàn)參考圖3，通過對芯片310a、310b的芯片選擇墊進(jìn)行彼此不同的引線鍵合使得電極終端322a、322b(也就是Vcc端和Vss端)引線鍵合到芯片310a、310b如圖3所示，從而在封裝的器件運(yùn)行期間能夠進(jìn)行芯片選擇。

然而，在TSV芯片堆疊封裝的情況下，在器件的運(yùn)行期間選擇特定的芯片是不可能，因?yàn)樵赥SV芯片堆疊封裝中沒有形成引線鍵合如圖3所示。因此，為了芯片選擇，TSV芯片堆疊封裝需要新穎的連接結(jié)構(gòu)。

此外，在傳統(tǒng)芯片堆疊封裝中，芯片選擇需要隨堆疊的芯片的數(shù)量增加而增加芯片選擇墊的數(shù)量。

然而，如果芯片選擇墊的數(shù)量增加，由于提供給個(gè)體芯片的墊片數(shù)量增加使得芯片尺寸不可避免地增加了，且這會(huì)阻止該封裝自身以及應(yīng)用該封裝的產(chǎn)品的理想的最小化。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例涉及一種TSV芯片堆疊封裝，其在器件運(yùn)行期間有利于芯片選擇。

同樣，本發(fā)明的實(shí)施例涉及一種TSV芯片堆疊封裝，其能夠?qū)崿F(xiàn)大量芯片堆疊而不增加芯片尺寸。

在一實(shí)施例中，TSV芯片堆疊封裝可包括：基板；多個(gè)堆疊在基板上的芯片，其具有芯片選擇墊、穿透硅通道和分別連接芯片選擇墊和穿透硅通道的重布線，穿透硅通道各自相連；以及貼裝在基板的下表面的外部連接終端，其中每個(gè)堆疊的芯片中形成重布線以作為芯片選擇墊和穿透硅通道之間的連接結(jié)構(gòu)，其在每個(gè)芯片中都與其他的不同。

在該實(shí)施例中，可堆疊四個(gè)芯片。

每個(gè)堆疊的芯片具有第一和第二芯片選擇墊、第一至第三穿透硅通道和以各不相同的結(jié)構(gòu)連接第一和第二芯片選擇墊與第一至第三穿透硅通道的兩個(gè)重布線。

第一穿透硅通道安置在第一和第二芯片選擇墊之間，且第二和第三穿透硅通道分別安置在第一和第二芯片選擇墊外部。

第一至第三穿透硅通道被施加Vss或Vcc信號。

在該實(shí)施例中，可堆疊八個(gè)芯片。

每個(gè)堆疊的芯片具有第一至第三芯片選擇墊、第一至第四穿透硅通道和以各不相同的結(jié)構(gòu)連接第一至第三芯片選擇墊和第一至第四穿透硅通道的三個(gè)重布線。