[發(fā)明專利]射頻集成電路裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 200710140370.5
• 申請(qǐng)日: 2007-08-10
• 公開（公告）號(hào): CN101211916A
• 公開（公告）日: 2008-07-02
• 發(fā)明（設(shè)計(jì)）人: 王佑仁
• 申請(qǐng)（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種集成電路裝置，特別是關(guān)于一種可減少布局面積與寄生電容(parasitic?capacitance)的具有差分對(duì)結(jié)構(gòu)的射頻集成電路裝置。

背景技術(shù)

高頻集成電路裝置已經(jīng)被廣泛的運(yùn)用在通信裝置以及寬帶無線通信上。而一般的高頻集成電路裝置通常會(huì)包含與吉爾伯特單元(Gilbert?cell)類似的電路。吉爾伯特單元通常被使用在差分放大電路(differential?amplificationcircuit)與射極跟隨器(emitter?follower)上。一般來說，吉爾伯特單元的特征在于其電路是由兩個(gè)交錯(cuò)連接(cross-connecting)的差分放大電路與一個(gè)差分放大電路串聯(lián)所形成。

圖1為典型的差分對(duì)的電路結(jié)構(gòu)示意圖。兩個(gè)金屬氧化物半導(dǎo)體(metal-oxide-semiconductor；以下簡稱為MOS)晶體管T1與T2，形成具有共同源極S的差分對(duì)，并將兩個(gè)輸入端G1與G2之間的電壓差與一個(gè)預(yù)定常數(shù)相乘，以求出差分增益。

圖2為現(xiàn)有的差分對(duì)的電路布局的示意圖。晶體管T1包括柵極指(gatefinger)G22至G24、漏極指(drain?finger)D22與D23以及源極指(source?finger)S22與S23，其中柵極指電性連接至柵極線WG1，漏極指電性連接至漏極線WD1，且源極指電性連接至源極線WS1。晶體管T1進(jìn)一步包括耦接于晶體管T1的基體(body)的防護(hù)環(huán)(guard?ring)21a。晶體管T2包括柵極指G25至G27、漏極指D25與D26以及源極指S25與S27，其中柵極指電性連接至柵極線WG2，漏極指電性連接至漏極線WD2，且源極指電性連接至源極線WS2。晶體管T2進(jìn)一步包括耦接于晶體管T2的基體的防護(hù)環(huán)21b。采用這種現(xiàn)有電路布局的方法，不僅會(huì)占用較大的電路布局面積，而且也容易因?yàn)榻饘俚倪B接產(chǎn)生較大的寄生電容。

發(fā)明內(nèi)容

為解決以上技術(shù)問題，本發(fā)明提供了一種射頻集成電路裝置。

本發(fā)明提供了一種射頻集成電路裝置，包括第一晶體管以及第二晶體管。第一晶體管由多指狀結(jié)構(gòu)所形成，具有多個(gè)第一柵極指。第二晶體管由該多指狀結(jié)構(gòu)所形成，具有多個(gè)第二柵極指，其中每兩個(gè)第一柵極指與每兩個(gè)第二柵極指相互交叉。

本發(fā)明另提供了一種射頻集成電路裝置，包括：多個(gè)第一柵極指；多個(gè)第二柵極指，其中每兩個(gè)第一柵極指與每兩個(gè)第二柵極指相互交叉；多個(gè)第一漏極指，形成于任兩個(gè)第一柵極指之間；多個(gè)第二漏極指，形成于任兩個(gè)第二柵極指之間；多個(gè)共同源極指，形成于一個(gè)第一柵極指與一個(gè)第二柵極指之間。

本發(fā)明另提供了一種射頻集成電路裝置，包括第一差分對(duì)與第二差分對(duì)。第一差分對(duì)，包括：第一漏極指，耦接于第一漏極線；第一柵極指，耦接于第一柵極線；第一源極指，耦接于共同源極線；第二柵極指，耦接于第二柵極線；第二漏極指，耦接于第二漏極線。以及第二差分對(duì)，包括：第三漏極指，耦接于第一漏極線；第三柵極指，耦接于第一柵極線；第二源極指，耦接于共同源極線；第四柵極指，耦接于第二柵極線；第四漏極指，耦接于第二漏極線。

本發(fā)明提供的射頻集成電路裝置，通過共享源極指與防護(hù)環(huán)，可減少差分對(duì)結(jié)構(gòu)的電路布局面積與寄生電容。

附圖說明

圖1為典型的差分對(duì)的電路結(jié)構(gòu)示意圖。

圖2為現(xiàn)有的差分對(duì)的電路布局的示意圖。

圖3為根據(jù)本發(fā)明一實(shí)施例的差分對(duì)的電路布局示意圖。

圖4為圖3中的差分對(duì)的剖面圖。

圖5為根據(jù)本發(fā)明另一實(shí)施例的差分對(duì)的電路布局示意圖。

具體實(shí)施方式

在接下來的說明中，本發(fā)明的實(shí)施例都是以差分對(duì)為例進(jìn)行說明。本發(fā)明的實(shí)施例中的差分對(duì)，其等效電路圖如圖1所示，而本發(fā)明的特征在于晶體管T1與T2的電路布局結(jié)構(gòu)上。