[發明專利]多接地屏蔽的半導體封裝、其制造方法及防止噪聲的方法

無效

• 申請號: 200710140216.8
• 申請日: 2007-08-03
• 公開（公告）號: CN101174611A
• 公開（公告）日: 2008-05-07
• 發明（設計）人: 宋垠錫;李希裼
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/498;H01L21/50;H01L21/60;H05K1/18;H05K1/02;H05K3/32;H05K9/00
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 郭鴻禧;劉奕晴

1.一種多接地屏蔽的半導體封裝，包括：

至少一個半導體芯片；

電路板，所述半導體芯片安裝在所述電路板上，所述電路板包括多個電路塊；

導電接地屏蔽，設置在所述電路塊之間，并獨立于所述電路塊的地端設置。

2.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽連接到其上安裝有所述電路板的系統板的地端和芯片組級地端中的一個。

3.如權利要求2所述的多接地屏蔽的半導體封裝，還包括高頻濾波器，所述高頻濾波器連接在所述導電接地屏蔽與所述系統板的地端或所述芯片組級地端之間。

4.如權利要求2所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽通過設置在所述電路板上的通孔和導電凸點連接到所述系統板的地端或所述芯片組級地端。

5.如權利要求2所述的多接地屏蔽的半導體封裝，其中，所述系統板是半導體裝置系統的印刷電路板。

6.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽具有曲折線的形式。

7.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述電路板是其上混合有模擬電路塊和數字電路塊的電路板。

8.如權利要求7所述的多接地屏蔽的半導體封裝，其中，所述電路板是模擬/數字混合信號芯片封裝板、系統級封裝板、多重堆疊封裝板、晶片級封裝板、倒裝芯片封裝板和封裝級印刷電路板中的一種。

9.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽設置在產生噪聲的噪聲源電路塊與受噪聲影響的噪聲敏感電路塊之間。

10.如權利要求9所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽完全或部分地包圍所述噪聲源電路塊，或者完全或部分地包圍所述噪聲源電路塊和所述噪聲敏感電路塊。

11.如權利要求9所述的多接地屏蔽的半導體封裝，其中，所述噪聲源電路塊是模擬電路塊，所述噪聲敏感電路塊是數字電路塊，所述導電接地屏蔽完全或部分地包圍所述模擬電路塊，或者完全或部分地包圍所述模擬電路塊和所述數字電路塊。

12.如權利要求2所述的多接地屏蔽的半導體封裝，其中，所述電路塊均設置在它們自己的半導體芯片上，所述導電接地屏蔽設置在所述半導體芯片之間。

13.如權利要求12所述的多接地屏蔽的半導體封裝，其中，所述半導體芯片包括模擬芯片和數字芯片，所述導電接地屏蔽設置在所述模擬芯片和所述數字芯片之間，所述導電接地屏蔽包圍所述模擬芯片，或者包圍所述模擬芯片和所述數字芯片。

14.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽設置在噪聲源引腳和噪聲敏感引腳之間或者噪聲源布線和噪聲敏感布線之間，其中，所述引腳和布線具有單列直插結構形式和微分線性形式中的一種。

15.如權利要求14所述的多接地屏蔽的半導體封裝，其中，所述導電接地屏蔽延伸成包圍所述噪聲源引腳，或者完全或部分地包圍所述噪聲源引腳和所述噪聲敏感引腳。

16.如權利要求14所述的多接地屏蔽的半導體封裝，其中，所述噪聲源引腳或所述噪聲源布線是連接到模擬電路塊的引腳或布線，所述噪聲敏感引腳或所述噪聲敏感布線是連接到數字電路塊的引腳或布線。

17.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述半導體封裝以其中堆疊有所述電路塊的結構形成，所述導電接地屏蔽堆疊在所述電路塊之間，所述導電接地屏蔽環繞其設置的層通過通孔彼此連接。

18.如權利要求1所述的多接地屏蔽的半導體封裝，其中，所述半導體封裝是晶片級封裝，設置在所述晶片級封裝的半導體芯片上的導線層對應于所述電路板。

19.一種制造多接地屏蔽的半導體封裝的方法，包括：

提供電路板，所述電路板包括多個電路塊；

獨立于所述電路塊的地端在所述電路塊之間形成導電接地屏蔽；

在所述電路板上安裝至少一個半導體芯片。