[發明專利]像素結構及其制作方法

有效

• 申請號: 200710140023.2
• 申請日: 2007-08-07
• 公開（公告）號: CN101101893A
• 公開（公告）日: 2008-01-09
• 發明（設計）人: 丘大維;鄭逸圣;顏士益
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L27/12;G02F1/1362
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨

1.一種制作像素結構的方法，包括：

提供基底，該基底上具有至少一晶體管區以及電容區；

分別形成圖案化半導體層于該晶體管區及該電容區；

形成柵極介電層于該基底表面并覆蓋該圖案化半導體層；

依序形成導電層、介電層以及電極層于該基底上；

形成多個圖案化光致抗蝕劑層于該晶體管區及該電容區的該電極層表面；

進行等向性蝕刻工藝，利用該多個圖案化光致抗蝕劑層當作掩模，以同時于水平及垂直方向均勻去除部分該電極層；

進行第一蝕刻工藝，利用該多個圖案化光致抗蝕劑層當作掩模去除部分該介電層及該導電層；

進行第一離子注入工藝，利用該多個圖案化光致抗蝕劑層當作掩模，以于該晶體管區的該圖案化半導體層中形成源極/漏極區域；

去除該晶體管區的該圖案化光致抗蝕劑層；

進行第二蝕刻工藝，利用該圖案化電極層當作掩模，去除部分該介電層及該導電層；

進行第二離子注入工藝，利用該多個圖案化光致抗蝕劑層當作掩模，以于每個該晶體管區的該圖案化半導體層中形成輕摻雜源極/漏極；

進行第三蝕刻工藝，利用該電容區的該圖案光致抗蝕劑層當作掩模去除該晶體管區的該電極層；

去除該電容區的該圖案化光致抗蝕劑層；

形成第一介電層于該基底上，并形成多個第一接觸洞于該第一介電層中；

形成圖案化金屬層于該第一介電層上并填滿每個該第一接觸洞，以形成多條第一導線；

形成第二介電層于該多個第一導線上，并形成多個第一開口于該第二介電層中；以及

形成圖案化透明導電層于該第二介電層上并填滿每個該第一開口，以形成多個像素電極。

2.如權利要求1所述的方法，其中形成每個該圖案化半導體層的步驟還包括：

形成非晶硅層于該基底表面；

進行準分子激光退火工藝，使該非晶硅層轉化為多晶硅層；以及

進行圖案化工藝，去除部分該多晶硅層，以于該基底上形成該多個圖案化半導體層。

3.如權利要求1所述的方法，其中該導電層的材質包括鉬。

4.如權利要求1所述的方法，其中該電極層的材質包括鋁。

5.如權利要求1所述的方法，其中該電極層的厚度約4000埃至10000埃。

6.如權利要求1所述的方法，其中該方法于形成多個圖案化光致抗蝕劑層之前還包括形成半透型掩模于該晶體管區，且該半透型掩模對應該晶體管區的該圖案化光致抗蝕劑層。

7.如權利要求1所述的方法，其中該透明導電層包括氧化銦錫層或氧化銦鋅層。

8.一種像素結構，形成于基底上，該基底具有晶體管區以及電容區，該像素結構包括：

圖案化半導體層，設于該晶體管區，該圖案化半導體層具有溝道區，以及位于該溝道區兩側的源極/漏極區；

第一電容電極，設于該電容區；

柵極介電層，設于該基底上并覆蓋該圖案化半導體層與該第一電容電極；

柵極，設于該圖案化半導體層的該溝道區上；

第二電容電極、第一介電層以及鋁層電容電極，設于該電容區的該柵極介電層上；

第一介電層，設于該基底上并覆蓋該柵極及該鋁層電容電極；

至少一第一導線，設于該第一介電層中，電性連接該半導體層的該源極/漏極區與該鋁層電容電極；

第二介電層，設于該多個第一導線上；以及

第一透明導電層，設于該第二介電層上并連接該多個第一導線。

9.如權利要求8所述的像素結構，其中該第二電容電極包括鉬。

10.如權利要求8所述的像素結構，其中該第一介電層包括氧化硅。

11.如權利要求8所述的像素結構，其中該鋁層電容電極的厚度約4000埃至10000埃。

12.如權利要求8所述的像素結構，其中該第一透明導電層為氧化銦錫層或氧化銦鋅層。