[發(fā)明專利]嵌埋半導(dǎo)體芯片的電路板結(jié)構(gòu)及其制法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710139816.2
• 申請(qǐng)日: 2007-08-01
• 公開（公告）號(hào): CN101360393A
• 公開（公告）日: 2009-02-04
• 發(fā)明（設(shè)計(jì)）人: 許詩濱
• 申請(qǐng)（專利權(quán)）人: 全懋精密科技股份有限公司
• 主分類號(hào): H05K1/18
• 分類號(hào): H05K1/18;H05K1/14;H05K3/46;H05K3/32;H01L23/488;H01L21/60
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

本發(fā)明涉及一種嵌埋半導(dǎo)體芯片的電路板結(jié)構(gòu)及其制法，特別是涉及一種關(guān)于電路板中嵌埋有半導(dǎo)體芯片的結(jié)構(gòu)及其制法。?

背景技術(shù)

自從IBM公司在1960年早期引入覆晶封裝(Flip?Chip?Package)技術(shù)以來，相比于打線(Wire?Bond)技術(shù)，覆晶技術(shù)的特征在于半導(dǎo)體芯片與基板間的電性連接是通過錫球而非一般的金線。而此種覆晶技術(shù)的優(yōu)點(diǎn)在于該技術(shù)可提高封裝密度以降低封裝元件尺寸，且不需使用長度較長的金屬線，故可提高電性功能。?

再者，近年來由于高密度、高速度以及低成本的半導(dǎo)體芯片需求的增加，同時(shí)因應(yīng)電子產(chǎn)品的體積逐漸縮小的趨勢及高集成度的要求，業(yè)界遂發(fā)展出將半導(dǎo)體芯片先容置于電路板的開口中，再于電路板及半導(dǎo)體芯片的表面上形成線路增層結(jié)構(gòu)的技術(shù)，藉以增加半導(dǎo)體芯片的封裝密度；而該線路增層結(jié)構(gòu)的制作，如圖1A至圖1C所示。?

請(qǐng)參閱圖1A，是提供一具有開口110的承載板11，于該開口110中容置一半導(dǎo)體芯片12，且該半導(dǎo)體芯片12具有一主動(dòng)面12a及與該主動(dòng)面相對(duì)應(yīng)的非主動(dòng)面12b，該主動(dòng)面12a具有多個(gè)電極墊121。?

請(qǐng)參閱圖1B，于該承載板11及半導(dǎo)體芯片12的主動(dòng)面12a形成一介電層13，且于該介電層13形成多個(gè)開孔130以露出該半導(dǎo)體芯片12的電極墊121。?

請(qǐng)參閱圖1C，于該介電層13表面形成一線路層14，且在該介電層開孔130中形成導(dǎo)電結(jié)構(gòu)141，該導(dǎo)電結(jié)構(gòu)141并電性連接該半導(dǎo)體芯片12的電極墊121；其中該線路層14是以半加成法制作，而此為成熟的技術(shù)不再為文贅述；后續(xù)還可重復(fù)上述制程以形成多層線路，而可將該半導(dǎo)體芯片12封裝在承載板11中，并且達(dá)到電性連接。?

但是，前述制程中，該承載板11、介電層13及線路層14的熱膨脹系數(shù)(Coefficient?of?thermal?expansion，CTE)差異大，于制程中?的溫度變化下易造成翹曲(Warpage)現(xiàn)象，因而降低產(chǎn)品的質(zhì)量。?

因此，如何提供一種可避免現(xiàn)有嵌埋半導(dǎo)體芯片的電路增層制程中，因材料膨脹系數(shù)差異大所導(dǎo)致的可靠度不佳問題，實(shí)以成為目前業(yè)界亟待克服的問題。?

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的缺陷，本發(fā)明主要目的是提供一種嵌埋半導(dǎo)體芯片的電路板結(jié)構(gòu)及其制法，可通過介電層上形成有一金屬層的背膠元件所具有堅(jiān)固與較佳結(jié)合力的特性，而得以提高由薄化金屬層、導(dǎo)電層及電鍍金屬層所組成的復(fù)合式線路層與介電層的結(jié)合力，并有效降低電路板的翹曲現(xiàn)象。?

為達(dá)到上述的主要目的，本發(fā)明的一種嵌埋半導(dǎo)體芯片的電路板結(jié)構(gòu)的制法，包括：提供一承載板，該承載板形成有至少一貫穿的開口；于該承載板的開口中容置至少一半導(dǎo)體芯片，該半導(dǎo)體芯片具有主動(dòng)面及與該主動(dòng)面相對(duì)應(yīng)的非主動(dòng)面，于該主動(dòng)面具有多個(gè)電極墊；于該承載板與半導(dǎo)體芯片的主動(dòng)面壓合一背膠元件，該背膠元件是于一介電層上形成有一金屬層；于該背膠元件的金屬層表面進(jìn)行薄化制程而成為一薄化金屬層；該背膠元件形成有多個(gè)開孔以露出該半導(dǎo)體芯片的電極墊；于該背膠元件的薄化金屬層表面及開孔中形成有一導(dǎo)電層；于該導(dǎo)電層表面形成一阻層，且該阻層經(jīng)圖案化制程形成多個(gè)開孔以露出部分的導(dǎo)電層；于該阻層的開孔中的導(dǎo)電層表面形成電鍍金屬層；以及移除該阻層及其所覆蓋的導(dǎo)電層及薄化金屬層，露出該背膠元件的介電層，從而以形成一由薄化金屬層、導(dǎo)電層及電鍍金屬層所組成的復(fù)合式線路層，并于該背膠元件介電層開孔中形成導(dǎo)電結(jié)構(gòu)。?

該背膠元件是于一介電層表面壓合一金屬層，或該背膠元件是于一介電層表面以一黏著層結(jié)合一金屬層。?

該背膠元件的金屬層可為銅箔，而該背膠元件的介電層可為預(yù)浸材；該背膠元件的金屬層表面是以物理或化學(xué)方式進(jìn)行薄化制程以形成該薄化金屬層。?

依上述制法還包括于該背膠元件的介電層及復(fù)合式線路層表面形?成一線路增層結(jié)構(gòu)，該線路增層結(jié)構(gòu)為多個(gè)背膠元件的介電層及復(fù)合式線路層所構(gòu)成，且該線路增層結(jié)構(gòu)具有導(dǎo)電結(jié)構(gòu)以電性連接該半導(dǎo)體芯片，又該線路增層結(jié)構(gòu)外表面形成多個(gè)電性連接墊，該線路增層結(jié)構(gòu)包括至少一介電層、疊置于該介電層上的復(fù)合式線路層，以及形成于該介電層中的導(dǎo)電結(jié)構(gòu)，并于該線路增層結(jié)構(gòu)上形成一防焊層，且該防焊層中形成多個(gè)開孔以露出該電性連接墊。?