[發明專利]嵌埋半導體芯片的電路板結構及其制法

有效

• 申請號: 200710139816.2
• 申請日: 2007-08-01
• 公開（公告）號: CN101360393A
• 公開（公告）日: 2009-02-04
• 發明（設計）人: 許詩濱
• 申請（專利權）人: 全懋精密科技股份有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/14;H05K3/46;H05K3/32;H01L23/488;H01L21/60
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉;王錦陽

1.一種嵌埋半導體芯片的電路板結構，包括：

承載板，具有至少一貫穿的開口；

半導體芯片，容置于該承載板的開口中，該半導體芯片具有主動面及非主動面，于該主動面具有多個電極墊；

介電層，是含玻纖的預浸材并形成于該承載板與半導體芯片表面，且該介電層具有多個開孔以露出該半導體芯片的電極墊；

復合式線路層，形成于該介電層上，該復合式線路層依序由薄化金屬層、導電層及電鍍金屬層所組成，且于該介電層開孔中形成有導電結構以供該復合式線路層電性連接至該半導體芯片的電極墊；以及

一線路增層結構形成于該介電層及復合式線路層表面，其中，該線路增層結構中具有導電結構以電性連接至該復合式線路層，且該線路增層結構外表面形成多個電性連接墊。

2.根據權利要求1所述的嵌埋半導體芯片的電路板結構，其中，該線路增層結構為多個介電層及復合式線路層所構成。

3.根據權利要求1所述的嵌埋半導體芯片的電路板結構，還包括一防焊層形成于該線路增層結構表面，且該防焊層中形成多個開孔以露出該電性連接墊。

4.根據權利要求2所述的嵌埋半導電芯片的電路板結構，其中，該線路增層結構包括至少一介電層、疊置于該介電層上的復合式線路層，以及形成于該介電層中的導電結構。

5.根據權利要求1所述的嵌埋半導體芯片的電路板結構，其中，該線路增層結構為多個介電層及線路層所構成，且該線路層是由一電鍍金屬層及導電層所構成。

6.根據權利要求5所述的嵌埋半導體芯片的電路板結構，該線路增層結構中具有導電結構以電性連接至該復合式線路層，且該線路增層結構外表面形成多個電性連接墊。

7.根據權利要求6所述的嵌埋半導體芯片的電路板結構，還包括一防焊層形成于該線路增層結構上，且該防焊層中形成多個開孔以露出該電性連接墊。

8.根據權利要求5所述的嵌埋半導電芯片的電路板結構，其中，該線路增層結構包括至少一介電層、疊置于該介電層上的線路層，以及形成于該介電層中的導電結構。

9.一種嵌埋半導體芯片的電路板結構的制法，包括：

提供一承載板，該承載板形成有至少一貫穿的開口；

于該承載板的開口中容置至少一半導體芯片，該半導體芯片具有主動面及與該主動面相對應的非主動面，于該主動面具有多個電極墊；

于該承載板與半導體芯片的主動面壓合一背膠元件，該背膠元件是于一介電層上形成有一金屬層；

于該背膠元件的金屬層表面進行薄化制程而成為一薄化金屬層；

該背膠元件形成有多個開孔以露出該半導體芯片的電極墊；

于該背膠元件的薄化金屬層表面及開孔中形成有一導電層；

于該導電層表面形成一阻層，且該阻層經圖案化制程形成多個開孔以露出部分的導電層；

于該阻層的開孔中的導電層表面形成電鍍金屬層；以及

移除該阻層及其所覆蓋的導電層及薄化金屬層，露出該背膠元件的介電層，從而以形成一由薄化金屬層、導電層及電鍍金屬層所組成的復合式線路層，并于該背膠元件介電層開孔中形成導電結構以供該復合式線路層電性連接至該半導體芯片的電極墊。

10.根據權利要求9所述的嵌埋半導體芯片的電路板結構的制法，還包括于該介電層及復合式線路層表面形成一線路增層結構。

11.根據權利要求9所述的嵌埋半導體芯片的電路板結構的制法，其中，該線路增層結構為多個背膠元件的介電層及復合式線路層所構成。

12.根據權利要求11所述的嵌埋半導體芯片的電路板結構的制法，其中，該線路增層結構中具有導電結構以電性連接至該復合式線路層，且該線路增層結構外表面形成多個電性連接墊。

13.根據權利要求12所述的嵌埋半導體芯片的電路板結構的制法，還包括一防焊層形成于該線路增層結構表面，且該防焊層中形成多個開孔以露出該電性連接墊。

14.根據權利要求11所述的嵌埋半導電芯片的電路板結構的制法，其中，該線路增層結構包括至少一介電層、疊置于該介電層上的復合式線路層，以及形成于該介電層中的導電結構。