[發明專利]光刻中的旁瓣圖像搜尋方法

無效

• 申請號: 200710139717.4
• 申請日: 2007-07-27
• 公開（公告）號: CN101211123A
• 公開（公告）日: 2008-07-02
• 發明（設計）人: 吳宗顯
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F1/00
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發明大體上是關于半導體芯片的光刻(lithography)制作工藝，且更明確地說，是關于在光刻制作工藝期間不需要的誤差圖案的檢測的光刻中的旁瓣圖像搜尋方法。

背景技術

衰減相移光罩(phase?shift?mask，PSM)經常用于半導體芯片布局的光刻制作工藝中。制造PSM以在沉積于芯片上的光刻膠層上產生圖案。通常，隨著光通過光罩，在光刻膠層上形成明亮區域(bright?area)以及背景區域(background?area)。光罩的材料以及結構通過設定相位差來使用光的干涉以壓印(imprint)這些圖像。

不幸地，此制作工藝的副效應為“旁瓣(side?lobe)”的發生。這些旁瓣通常在明亮區域至背景區域的過渡區附近被找到。這些過渡區的建設性干涉(constructive?interference)留下在完成曝光后保留于光刻膠層上的非計劃中的能量圖案(energy?pattern)。在隨后的制造過程中，旁瓣在芯片上產生不期望的結構，此視芯片的大小以及布局密度而為有害的。旁瓣在接觸窗數組(contact?array)中尤為有害。結果，隱藏于整個芯片布局中的旁瓣為降低良率的因素。

在過去，旁瓣檢測為精細的過程。在模擬中手工地檢查很有可能形成旁瓣的區域。將鉻斑(chrome?spot)置放于期望印刷旁瓣處，在曝光期間阻斷背景光。隨著晶圓尺寸極大地減小，且更密集、更復雜的布局變為常見的，此制作工藝變得愈加困難。

近來，正使用計算機軟件程序來減輕負擔。可產生全芯片虛像以供使用。程序搜尋整個芯片布局，而非僅很有可能的區域。雖然此消除乏味的手工工作，但仍需要大量的時間來完成全芯片模擬。此技術亦為非常昂貴的。

因此，需要使用一種減少時間花費以及消除對軟件的額外投資的檢測旁瓣的方法。

發明內容

簡短地敘述，本發明的實施例包括一種用于檢測旁瓣在具有主要圖案的全芯片布局中的存在的方法。此方法要求主要圖案由多邊形圖案圍繞。執行光刻規則檢驗(lithography?rule?check)且使用多邊形圖案來為旁瓣搜尋主要圖案。較佳以誤差旗標(error?flag)來標記旁瓣的位置。

本發明的另一實施例包括一種用于檢測旁瓣在具有主要圖案的全芯片布局中的存在的方法。此方法要求主要圖案由圓形圍繞。執行光刻規則檢驗且使用圓形來為旁瓣搜尋主要圖案。較佳以誤差旗標來標記旁瓣的位置。

本發明的另一實施例包括一種用于檢測旁瓣在具有主要圖案的全芯片布局中的存在的方法。此方法要求主要圖案由環形圍繞。執行光刻規則檢驗且使用環形來為旁瓣搜尋主要圖案。較佳以誤差旗標來標記旁瓣的位置。

附圖說明

在結合附圖來閱讀時，將能更好地理解上述發明內容以及本發明的較佳實施例的下述實施方式。為了達成說明本發明的目的，在圖式中展示當前較佳的實施例。然而，應了解，本發明不限于所示的精確配置以及手段。

圖1A至圖1C展示使用本發明的較佳實施例來檢測旁瓣的若干部分芯片布局。

圖2展示來自本發明的較佳實施例的使用的結果。

圖3A展示本發明的較佳實施例對實際芯片布局的使用。

圖3B展示如圖3A所示來自本發明的較佳實施例的使用的結果的實際圖像。

圖4A-圖4D展示經由本發明的較佳實施例的使用而在實際芯片中發現的額外旁瓣情況。

圖5A以及圖5B展示根據本發明的較佳實施例的誤差旗標如何呈現于芯片布局中。

圖6展示關于使用以及未使用本發明的較佳實施例的旁瓣消除程序的光刻膠材料的強度對位置的曲線圖。

附圖標號：

10：主要芯片圖案

12：接觸窗

14：多邊形圖案

16：八邊形

18：交叉點

20：旁瓣

具體實施方式

圖1A至圖1C展示使用本發明的一較佳實施例來檢測旁瓣的若干部分芯片布局。首先參看圖1A，主要芯片圖案10為接觸窗12的數組。數組圖案(主要芯片圖案10)由多邊形圖案14圍繞。在此較佳實施例中，用于此方法中的多邊形為八邊形。每一個別八邊形16封閉數組中的一接觸窗12，但亦鄰接相鄰接觸窗12(至多四個)的邊緣。個別八邊形16亦與多達八個相鄰八邊形16相交。交叉點18產生鄰接所封閉的接觸窗12的各別轉角的多達四個交叉圖案。