[發明專利]單鎖存結構的多位閃存器件及編程方法、系統和存儲卡有效
| 申請號: | 200710138897.4 | 申請日: | 2007-05-18 |
| 公開(公告)號: | CN101093724A | 公開(公告)日: | 2007-12-26 |
| 發明(設計)人: | 李鎬吉;李真燁 | 申請(專利權)人: | 三星電子株式會社 |
| 主分類號: | G11C16/00 | 分類號: | G11C16/00 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 邵亞麗 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 單鎖存 結構 閃存 器件 編程 方法 系統 存儲 | ||
相關申請的交叉引用
本申請要求于2006年5月18日提交的韓國專利申請第2006-0044833號的利益,其公開在此以引用方式整體并入。
技術領域
本發明一般涉及非易失性存儲器件,以及更具體地,涉及多位非易失性存儲器件和相關方法、系統和存儲卡。
背景技術
由于在非易失性半導體存儲器件斷電時,存儲在所述器件中的數據不會被擦除,所以對于非易失性半導體存儲器件的需求顯著增加。閃存器件可以用作非易失性存儲器件。在這些器件中,存儲單元可以由單個晶體管提供。這樣,包括閃存的存儲器件可以相對小于其他存儲器件。因此,閃存可以用來代替例如用于存儲大量數據的磁盤。在授予Itoh的、名稱為“NON-VOLATILE?SEMICONDUCTOR?MEMROY?DEVICE?FOR?STORINGMULTIVALUE?DATA?AND?READOUT/WRITE-IN?METHOD?THEREFOR(用于存儲多值數據的非易失性半導體存儲器件及其讀出/寫入方法)”的第5,751,634號(′634專利)的美國專利中討論了有關傳統非易失性半導體存儲器件的細節,其公開在此以引用方式并入,如以其整體方式提供一樣。
具體地,′634專利討論了包含用于存儲連接到位線的2位數據的存儲單元的閃存器件。如此處所述,第一和第二雙穩態多諧振蕩器電路連接到位線。所述第一雙穩態多諧振蕩器電路存儲從存儲單元讀出或寫入存儲單元的2位數據的低位(最低有效位(LSB))。類似地,所述第二雙穩態多諧振蕩器電路存儲從存儲單元讀出或寫入存儲單元的2位數據的高位(最高有效位(MSB))。這樣,在數據讀取操作期間,所述MSB位首先從存儲單元中讀出,隨后LSB位從存儲單元中讀出。類似地,在數據寫入操作期間,所述MSB位首先被寫入存儲單元,隨后LSB位被寫入存儲單元。
這樣,′634專利中討論的非易失性半導體存儲器件可以提供具有大容量的存儲器件,但是能夠以低成本制造而不需要使用復雜的圖案形成技術(patterning?technique)或開發新制造技術。但是,仍然期望改進的存儲器件。
發明內容
本發明的一些實施例提供了一種多位非易失性存儲器件。所述存儲器件包括:存儲單元陣列,其包括多個存儲單元。頁緩沖器電連接到所述存儲單元陣列。所述頁緩沖器包括多個鎖存器,其被配置成存儲寫入所述存儲單元陣列的多個存儲單元之一或從所述存儲單元陣列的多個存儲單元之一讀出的多位數據的第一位。緩沖隨機存取存儲器(RAM)電連接到所述頁緩沖器。所述緩沖RAM被配置成存儲寫入所述存儲單元陣列的多個存儲單元之一或從所述存儲單元陣列的多個存儲單元之一讀出的多位數據的第二位。
在本發明的其他實施例中,所述頁緩沖器可以包括多個單鎖存器。所述多個單鎖存器的每一個可以被配置成存儲所述2位數據的最低有效位(LSB)。所述緩沖RAM可以被配置成存儲所述2位數據的最高有效位(MSB)。
仍然在本發明的其他實施例中,所述頁緩沖器可以包括被配置成存儲中間編程數據的多個單鎖存器。所述編程數據可以包括MSB中間編程數據,并且其中最終MSB數據被存儲在所述緩沖RAM內。
在本發明的一些實施例中,所述多位數據可以包括4位數據,所述頁緩沖器可以進一步被配置成存儲所述4位數據的第一至第三位LSB,并且所述緩沖RAM可以進一步被配置成存儲所述4位數據的MSB。
在本發明的其他實施例中,所述緩沖RAM可以包括靜態RAM(SRAM)或動態RAM(DRAM)。在本發明的特定實施例中,在所述存儲器件和外部器件之間的接口可以是NOR接口。所述存儲單元陣列可以包括NAND單元陣列。
在本發明的一些實施例中,所述緩沖RAM可以被配置成將所述多位數據的所述第二位通過所述頁緩沖器重新加載至所述多個存儲單元中的一個中。
雖然上面針對存儲器件討論了本發明的多個實施例,但是在此還提供系統、存儲卡和方法。
附圖說明
圖1是根據本發明一些實施例的多位閃存系統的方框圖。
圖2是根據本發明一些實施例的頁緩沖器的示意圖。
圖3是圖解根據本發明一些實施例的編程方法的操作的流程圖。
圖4是圖解根據本發明一些實施例的最低有效位(LSB)編程的操作的流程圖。
圖5是圖解根據本發明一些實施例的最高有效位(MSB)編程的操作的流程圖。
圖6是圖解根據本發明一些實施例的LSB編程的示意圖。
圖7是圖解根據本發明一些實施例的MSB編程的示意圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三星電子株式會社,未經三星電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710138897.4/2.html,轉載請聲明來源鉆瓜專利網。





