[發(fā)明專利]單鎖存結(jié)構(gòu)的多位閃存器件及編程方法、系統(tǒng)和存儲卡有效
| 申請?zhí)枺?/td> | 200710138897.4 | 申請日： | 2007-05-18 |
| 公開（公告）號： | CN101093724A | 公開（公告）日： | 2007-12-26 |
| 發(fā)明（設(shè)計）人： | 李鎬吉;李真燁 | 申請（專利權(quán)）人： | 三星電子株式會社 |
| 主分類號： | G11C16/00 | 分類號： | G11C16/00 |
| 代理公司： | 北京市柳沈律師事務(wù)所 | 代理人： | 邵亞麗 |
| 地址： | 韓國*** | 國省代碼： | 韓國;KR |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 單鎖存 結(jié)構(gòu) 閃存 器件 編程 方法 系統(tǒng) 存儲 | ||
1、一種多位非易失性存儲器件，包括：
存儲單元陣列，其包括多個存儲單元；
頁緩沖器，其電連接到所述存儲單元陣列，所述頁緩沖器包括多個鎖存器，所述鎖存器被配置成存儲寫入所述存儲單元陣列的所述多個存儲單元之一或從所述多個存儲單元之一讀出的多位數(shù)據(jù)的第一位；和
緩沖隨機(jī)存取存儲器(RAM)，其電連接到所述頁緩沖器，所述緩沖RAM被配置成存儲寫入所述存儲單元陣列的所述多個存儲單元之一或從所述多個存儲單元之一讀出的所述多位數(shù)據(jù)的第二位。
2、如權(quán)利要求1所述的存儲器件，
其中所述頁緩沖器包括多個單鎖存器，所述多個單鎖存器的每一個被配置成存儲2位數(shù)據(jù)的最低有效位(LSB)，和
其中所述緩沖RAM被配置成存儲所述2位數(shù)據(jù)的最高有效位(MSB)。
3、如權(quán)利要求1所述的存儲器件，其中所述頁緩沖器包括多個單鎖存器，其被配置成存儲中間編程數(shù)據(jù)。
4、如權(quán)利要求3所述的存儲器件，其中所述編程數(shù)據(jù)包括最高有效位(MSB)中間編程數(shù)據(jù)，其中最終MSB數(shù)據(jù)被存儲在所述緩沖RAM內(nèi)。
5、如權(quán)利要求1所述的存儲器件，
其中所述多位數(shù)據(jù)包括4位數(shù)據(jù)；
其中所述頁緩沖器進(jìn)一步被配置成存儲所述4位數(shù)據(jù)的第一至第三最低有效位(LSB)；和
其中所述緩沖RAM進(jìn)一步被配置成存儲所述4位數(shù)據(jù)的最高有效位(MSB)。
6、如權(quán)利要求1所述的存儲器件，其中所述緩沖RAM包括靜態(tài)RAM(SRAM)或動態(tài)RAM(DRAM)。
7、如權(quán)利要求1所述的存儲器件，其中在所述存儲器件和外部設(shè)備之間的接口包括NOR接口。
8、如權(quán)利要求7所述的存儲器件，其中所述存儲單元陣列包括NAND單元陣列。
9、如權(quán)利要求1所述的存儲器件，其中所述緩沖RAM被配置成將所述多位數(shù)據(jù)的第二位通過所述頁緩沖器而重新加載至所述多個存儲單元中的一個中。
10、一種系統(tǒng)，包括：
控制器，其包括緩沖隨機(jī)存取存儲器(RAM)；
多位非易失性存儲器件，其電連接到所述控制器，所述多位非易失性存儲器件包括：
存儲單元陣列，其包括多個存儲單元；和
頁緩沖器，其電連接到所述存儲單元陣列，所述頁緩沖器包括多
個鎖存器，所述鎖存器被配置成響應(yīng)于寫命令而存儲寫入所述存儲單
元陣列的所述多個存儲單元之一的多位數(shù)據(jù)的第一位，
其中所述緩沖RAM被配置成響應(yīng)于所述寫命令而存儲寫入所述存儲單元陣列的所述多個存儲單元之一的所述多位數(shù)據(jù)的第二位。
11、如權(quán)利要求10所述的系統(tǒng)，其中所述多個鎖存器進(jìn)一步被配置成存儲中間編程數(shù)據(jù)。
12、如權(quán)利要求11所述的系統(tǒng)，其中所述多位數(shù)據(jù)的第二位包括多位數(shù)據(jù)的最高有效位(MSB)，并且其中所述編程數(shù)據(jù)包括MSB中間編程數(shù)據(jù)，以及其中最終MSB數(shù)據(jù)被存儲在所述緩沖RAM內(nèi)。
13、如權(quán)利要求10所述的系統(tǒng)，
其中所述多位數(shù)據(jù)包括4位數(shù)據(jù)；
其中所述頁緩沖器進(jìn)一步被配置成存儲所述4位數(shù)據(jù)的第一位至第三位；和
其中所述緩沖RAM進(jìn)一步被配置成存儲所述4位數(shù)據(jù)的第四位。
14、如權(quán)利要求13所述的系統(tǒng)，其中所述4位數(shù)據(jù)的第一位至第三位是所述4位數(shù)據(jù)的第一到第三最低有效位(LSB)，且其中所述4位數(shù)據(jù)的第四位是所述4位數(shù)據(jù)的最高有效位(MSB)。
15、如權(quán)利要求10所述的系統(tǒng)，其中所述緩沖RAM包括靜態(tài)RAM(SRAM)或動態(tài)RAM(DRAM)。
16、如權(quán)利要求10所述的系統(tǒng)，其中所述系統(tǒng)進(jìn)一步包括外部設(shè)備，并且在所述存儲器件和所述外部設(shè)備之間的接口包括NOR接口。
17、如權(quán)利要求16所述的系統(tǒng)，其中所述存儲單元陣列包括NAND單元陣列。
18、如權(quán)利要求10所述的系統(tǒng)，其中所述緩沖RAM被配置成將所述多位數(shù)據(jù)的第二位通過所述頁緩沖器重新加載至所述多個存儲單元中的一個中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電子株式會社，未經(jīng)三星電子株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200710138897.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可復(fù)位D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可置位的掃描結(jié)構(gòu)D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可置位D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可同步復(fù)位D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可置位和復(fù)位D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)可同步復(fù)位掃描結(jié)構(gòu)D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的掃描結(jié)構(gòu)D觸發(fā)器
- 抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的可置復(fù)位掃描結(jié)構(gòu)D觸發(fā)器
- 一種LED顯示屏單雙鎖存自動切換芯片
- LED顯示屏單雙鎖存自動切換芯片
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
