[發明專利]差分電路和包括該差分電路的輸出緩沖器電路

無效

• 申請號: 200710138608.0
• 申請日: 2007-07-24
• 公開（公告）號: CN101114514A
• 公開（公告）日: 2008-01-30
• 發明（設計）人: 柳鐘在
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C5/14
• 分類號: G11C5/14;H03K19/0185
• 代理公司: 北京市柳沈律師事務所
• 代理人: 邸萬奎;李芳華

技術領域

本發明涉及半導體存儲器件中的電源，并且更具體地涉及差分電路和包括該差分電路的輸出緩沖器。

背景技術

在互補金屬氧化物半導體(CMOS)中使用的供電電壓已隨著CMOS技術的發展而降低。因此，更加難于使用傳統的CMOS電路來在輸出緩沖器處提供高輸出電壓。

圖1是圖解采用具有低電壓柵極氧化物的晶體管的傳統輸出緩沖器的電路圖。

參照圖1，傳統的輸出緩沖器電路包括耦合到例如大約1.2伏特的低供電電壓VDDL的負載R11和R12、作用為差分切換電路的NMOS晶體管NT11和NT12、以及作用為響應于偏壓Vc而運行的恒流源的NMOS晶體管NT13。

圖1的輸出緩沖器電路使用低供電電壓VDDL來提供低電壓輸出信號。

具體地，圖1的輸出緩沖器電路接收在第一電壓電平和第二電壓電平之間漂移(swing)的兩個差分輸入電壓VIn+和VIn-，并且使用低供電電壓VDDL來提供在第三電壓電平和第四電壓電平之間漂移的差分輸出電壓VOut+和VOut-。

分別利用低電壓柵極氧化物晶體管實現晶體管NT11和NT12。低電壓柵極氧化物晶體管包括柵極介電層(例如，柵極氧化物)，其具有可忍耐低供電電壓VDDL的電壓電平的厚度。低電壓柵極氧化物晶體管可具有與高電壓柵極氧化物晶體管的厚度相比相對薄的柵極氧化物。

NMOS晶體管NT11和NT12的基體(body)即p襯底被耦合到地電平的偏壓。由此，每個晶體管NT11和NT12的柵極和基體之間的最大電壓差是低供電電壓VDDL。

在圖1的傳統輸出緩沖器電路中，利用低電壓柵極氧化物NMOS晶體管來實現NMOS晶體管NT11和NT12，并且將高供電電壓VDDH耦合到負載R11和R12，以便輸出高電壓輸出信號。由此，每個晶體管NT11和NT12的柵極和基體之間的電壓差，可能大于低電壓柵極氧化物NMOS晶體管的1.2伏特的最大允許電壓，由此可能使得薄柵極氧化物的可靠性惡化。

因此，因為如果使用薄柵極氧化物的低電壓NMOS晶體管以便達到高運行速度、同時以便通過增加供電電壓的電壓電平而獲得高電壓輸出信號，則圖1的輸出緩沖器的可靠性惡化，所以，必須利用厚柵極氧化物晶體管、即高電壓晶體管作為差分切換晶體管實現輸出緩沖器。

圖2是圖解采用具有高電壓柵極氧化物的晶體管的傳統輸出緩沖器電路的電路圖。

參照圖2，輸出緩沖器電路包括耦合到高供電電壓VDDH的負載R2?1和R22、作用為差分切換電路的NMOS晶體管NT21和NT22、以及作用為恒流源的NMOS晶體管NT23。

圖2的輸出緩沖器電路使用高供電電壓VDDH來提供高電壓輸出信號。

具體地，圖2的輸出緩沖器電路接收兩個差分輸入電壓VIn+和VIn-，并且使用高供電電壓VDDH來提供差分輸出電壓VOut+和VOut-，其最大電壓電平基本上與高供電電壓VDDH的電平相同。

利用高電壓柵極氧化物晶體管來實現晶體管NT21和NT22，所述高電壓柵極氧化物晶體管包括柵極氧化物，所述柵極氧化物具有足以使得柵極氧化物能夠忍耐高供電電壓VDDH的電壓電平的厚度。NMOS晶體管NT21和NT22的基體被耦合到地電平的偏壓。由此，每個晶體管NT11和NT12的柵極和基體之間的最大電壓差是高供電電壓VDDH。

由于與薄柵極氧化物晶體管相比驅動容量相對低，所以厚柵極氧化物晶體管不能提供高運行速度。

當NMOS晶體管NT21和NT22在以高供電電壓VDDH運行的輸出緩沖器電路中，采用低電壓柵極氧化物NMOS晶體管時，每個晶體管NT1?和NT12的柵極和基體之間的最大電壓差可能是高供電電壓VDDH。

然而，由于高于低電壓柵極氧化物晶體管的最大允許電壓的偏壓，低電壓柵極氧化物晶體管的可靠性可能惡化。由此，難以在以高供電電壓運行的輸出緩沖器電路中采用低電壓柵極氧化物晶體管。因此，以高供電電壓運行以便獲得高電壓輸出信號的傳統輸出緩沖器電路，不能同時提供高的運行可靠性和高的運行速度。也就是說，以高供電電壓運行的傳統輸出緩沖器電路，不能同時提供高運行速度和高電壓輸出信號。

發明內容

根據本發明的各種方面，提供了能夠輸出高電壓電平的差分信號的、以高供電電壓運行的差分電路。

根據本發明的其他方面，提供了能夠以很高速度輸出高電壓電平的差分信號的、以高供電電壓和低供電電壓運行的輸出緩沖器。