[發(fā)明專利]設(shè)計(jì)具有個(gè)別VSS的靜態(tài)隨機(jī)存取存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 200710138365.0
• 申請(qǐng)日: 2007-08-01
• 公開（公告）號(hào): CN101256832A
• 公開（公告）日: 2008-09-03
• 發(fā)明（設(shè)計(jì)）人: 黃懷瑩;陳炎輝;吳瑞仁;王屏薇
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 葛寶成;黃小臨

1.?一種排列成多個(gè)列與多個(gè)行的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的陣列，其中，該陣列包含：

多個(gè)VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的VSS節(jié)點(diǎn)，每一VSS線連接至同一行的所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，該多個(gè)VSS線包含：

一第一VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的一第一行；以及

一第二VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的一第二行，其中，該第一VSS線與該第二VSS線互相不連接。

2.?如權(quán)利要求1所述的陣列，其特征在于，該第一VSS線與該第二VSS線分別連接至一電源電路的一第一輸出與一第二輸出，且在該第一輸出的一第一電壓與在該第二輸出的一第二電壓不同。

3.?如權(quán)利要求2所述的陣列，其特征在于，該第一電壓與該第二電壓各為一電壓，該電壓是選自于一組實(shí)質(zhì)上包含一0伏特與一小于100毫伏特的負(fù)電壓。

4.?如權(quán)利要求2所述的陣列，其特征在于，該電源電路提供正電壓與負(fù)電壓至該第一VSS線與該第二VSS線的每一個(gè)。

5.?如權(quán)利要求1所述的陣列，其特征在于，更包含一第三VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的一第三行，該第三VSS線電連接至該第一VSS線。

6.?如權(quán)利要求1所述的陣列，其特征在于，更包含多個(gè)字線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，每一字線連接至同一列的所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，該多個(gè)字線連接至用于提供不同電壓至不同字線的一字線電壓電路。

7.?如權(quán)利要求1所述的陣列，其特征在于，所有該多個(gè)VSS線不互相連接。

8.?一種排列成多個(gè)列與多個(gè)行的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的陣列，其中，該陣列包含：

多個(gè)VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的VSS節(jié)點(diǎn)，每一VSS線連接至同一行的所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，該多個(gè)VSS線不互相連接。

9.?如權(quán)利要求8所述的陣列，其特征在于，該多個(gè)VSS線連接至一電源電路，該電源電路用于提供不同電壓至該多個(gè)VSS線的每一個(gè)。

10.?如權(quán)利要求9所述的陣列，其特征在于，該電源電路用于提供一正電壓或一負(fù)電壓至該多個(gè)VSS線的每一個(gè)。

11.?如權(quán)利要求8所述的陣列，其特征在于，更包含多個(gè)字線連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，每一字線連接至同一列的所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，該多個(gè)字線連接至用于提供不同電壓至不同字線的一字線電壓電路。

12.?一種集成電路結(jié)構(gòu)，包含：

一排列成多個(gè)列與多個(gè)行的靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的陣列，該陣列包含：

多個(gè)VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的VSS節(jié)點(diǎn)，每一VSS線連接至同一行的所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元，該多個(gè)VSS線包含一第一VSS線，連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的一第一行；以及

一電壓電路，具有一第一輸出連接至該第一VSS線，該電源電路用于提供不同VSS電壓至該第一VSS線。

13.?如權(quán)利要求12所述的集成電路結(jié)構(gòu)，其特征在于，更包含一第二VSS線連接至所述靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)單元的一第二行，該第一VSS線與該第二VSS線不互相連接，且該電壓電路用于提供不同電壓至該第一VSS線與該第二VSS線。

14.?如權(quán)利要求12所述的集成電路結(jié)構(gòu)，其特征在于，該電源電路包含多個(gè)輸出，每一電壓輸出各連接至該多個(gè)VSS線其中之一。

15.?如權(quán)利要求12所述的集成電路結(jié)構(gòu)，其特征在于，該陣列更包含一第三VSS線連接至該第一VSS線。