[發明專利]半導體裝置及其制造方法

有效

• 申請號: 200710138244.6
• 申請日: 2007-07-31
• 公開（公告）號: CN101123252A
• 公開（公告）日: 2008-02-13
• 發明（設計）人: 平瀨順司;佐藤好弘
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發明涉及一種半導體裝置的結構及其制造方法，特別涉及裝載有具有各種厚度的柵極絕緣膜的金屬絕緣體半導體場效應晶體管(MISFET：Metal?Insulator?Semiconductor?Field?Effect?Transistor)的半導體裝置及其制造方法。

背景技術

近年來，隨著半導體集成電路裝置的高集成化、高性能化及高速化的發展，正在對金屬絕緣體半導體場效應晶體管(以下，稱為金屬絕緣體半導體晶體管)的柵極絕緣膜進行縮放比例(scaling)。但由于當柵極絕緣膜的厚度薄到某種程度時，因直接隧道效應(direct?tunneling)所引起的漏電流會飛躍性增大，結果造成不能無視芯片所消耗的電力，故而在為現有的柵極絕緣膜的氧化膜中，薄膜化正接近于極限。于是，使用了介電常數為以往的柵極氧化膜的3倍以上的HfO₂和HfSiON等那樣的高介電常數絕緣膜的柵極絕緣膜就備受矚目。

但是，除了邏輯電路以外，還將存儲器單元、模擬電路或I/O電路等混合裝載在同一芯片上的半導體裝置中，在一個芯片內使用了多種電源電壓。例如，將相對較低的電源電壓用在配置邏輯電路等的區域中(以下，稱為核心(Core)區域)，將相對較高的電源電壓用在配置I/O電路等的區域中(以下，稱為I/O區域)。

為了將高介電常數柵極絕緣膜用在這樣的混合裝載型半導體裝置中，例如，提出了圖14(a)～圖14(d)所示的工序。這里，形成在核心區域中的金屬絕緣體半導體晶體管和形成在I/O區域中的金屬絕緣體半導體晶體管的導電型彼此相同。

首先，如圖14(a)所示，在基板101上形成淺溝槽隔離(STI：ShallowTrench?Isolation)102，將核心區域的活性區域101a和I/O區域的活性區域101b劃分開，然后，在基板101上形成較厚的柵極氧化膜103。

其次，如圖14(b)所示，以覆蓋I/O區域的抗蝕劑圖案104為掩模，對較厚的柵極氧化膜103進行蝕刻，來除去核心區域的活性區域101a上的較厚的柵極氧化膜103。

其次，如圖14(c)所示，在包括露出核心區域的活性區域101a上、及覆蓋I/O區域的活性區域101b的較厚的柵極氧化膜103上的基板101上形成高介電常數絕緣膜105之后，如圖14(d)所示，在高介電常數絕緣膜105上沉積柵極電極材料膜106。接著，在各活性區域101a及101b上使柵極電極材料膜106圖案化，形成各金屬絕緣體半導體晶體管的柵極電極，省略圖示。

【專利文獻1】日本特開2004-128316號公報

一般在混合裝載型半導體裝置中，希望將高介電常數柵極絕緣膜用在低電源電壓中，但并不一定要將高介電常數柵極絕緣膜用在高電源電壓中，相反，因所施加的高電壓會使高介電常數柵極絕緣膜的可靠性劣化等理由，有時并不希望使用高介電常數柵極絕緣膜。

而在圖14(a)～圖14(d)所示的現有例子中，由于不僅將高介電常數絕緣膜105用在形成在為低電源電壓的核心區域的金屬絕緣體半導體晶體管的柵極絕緣膜中，而且將其用在形成在為高電源電壓的I/O區域的金屬絕緣體半導體晶體管的柵極絕緣膜中，因此不能對應那樣的情況。即，產生了在I/O區域中形成的金屬絕緣體半導體晶體管的柵極絕緣膜的可靠性劣化這樣的問題。

并且，在上述現有例子中，是以這樣的內容為前提的：將相同高介電常數絕緣膜105用作構成邏輯電路的N型金屬絕緣體半導體晶體管及P型金屬絕緣體半導體晶體管的柵極絕緣膜，且將在柵極氧化膜103上形成有相同高介電常數絕緣膜105的疊層結構用作構成I/O電路的N型金屬絕緣體半導體晶體管及P型金屬絕緣體半導體晶體管的柵極絕緣膜。但由于可靠性和柵極泄漏(gate?leak)特性等的不同，有時在N型金屬絕緣體半導體晶體管及P型金屬絕緣體半導體晶體管中對是否使用高介電常數柵極絕緣膜的必要性不同。

針對于此，在專利文獻1中公開了在高電源電壓的金屬絕緣體半導體晶體管和低電源電壓的金屬絕緣體半導體晶體管中分別使用介電常數不同的柵極絕緣膜的技術，在該現有技術中，必要要對各電壓的金屬絕緣體半導體晶體管分別進行柵極電極形成工序和側壁隔離物形成工序，存在有使制造方法變得復雜的問題。

發明內容

如上所鑒，本發明的目的在于：提供一種根據需要在同一基板上分別使用介電常數不同的多種柵極絕緣膜的半導體裝置的結構、及實現該結構的簡單制造方法。