[發(fā)明專利]元件隔離膜的形成方法以及非易失性半導(dǎo)體存儲器

無效

• 申請?zhí)枺?/td>: 200710136808.2
• 申請日: 2007-07-17
• 公開（公告）號: CN101136355A
• 公開（公告）日: 2008-03-05
• 發(fā)明（設(shè)計）人: 瀨戶勝
• 申請（專利權(quán)）人: 沖電氣工業(yè)株式會社
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/316;H01L21/8247;H01L27/115
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利商標(biāo)事務(wù)所
• 代理人: 王以平

技術(shù)領(lǐng)域

本發(fā)明涉及STI(Shallow?Trench?Isolation淺溝槽電離)結(jié)構(gòu)的元件隔離膜的形成方法、以及使用了該元件隔離膜的非易失性半導(dǎo)體存儲器。

背景技術(shù)

隨著半導(dǎo)體元件的高速化以及高集成化的發(fā)展，代替過去的由LOCOS(LocaI?Oxidation?of?Silicon硅的局部氧化)氧化膜構(gòu)成的元件隔離膜，采用了STI結(jié)構(gòu)的元件隔離膜。

STI是將硅襯底蝕刻到元件間的隔離所需的深度、形成溝槽(凹部)，在以填充該溝槽的方式形成絕緣膜之后，進(jìn)行平坦化處理、除去溝槽以外部分的絕緣膜而成的。作為絕緣膜，使用缺陷較少的、具有高絕緣度的HDP(High?Density?plasma高密度等離子體)氧化膜。

在下述專利文獻(xiàn)1中，記載了使用HDP氧化膜作為STI的埋入氧化膜的閃存元件及其制造方法。另外，下述專利文獻(xiàn)2、3中，記載了用于防止STI絕緣膜的邊緣部處發(fā)生缺陷的技術(shù)。并且，下述專利文獻(xiàn)4、5中記載了用于防止由STI邊緣部的缺陷防止而發(fā)生的元件特性劣化的技術(shù)。

[專利文獻(xiàn)1]：特開2005-311279號公報

[專利文獻(xiàn)2]：特開2003-318257號公報

[專利文獻(xiàn)3]：特開2003-188251號公報

[專利文獻(xiàn)4]：特開2002-222855號公報

[專利文獻(xiàn)5]：特開2002-289683號公報

但是，上述專利文獻(xiàn)所記載的STI絕緣膜的形成，因為都是以1個工序在溝槽內(nèi)形成HDP氧化膜，所以由于襯底側(cè)以等離子體等帶電粒子帶電、閾值變動、或者發(fā)生漏泄電流等情況，存在元件特性不穩(wěn)定的擔(dān)憂。特別是，閃存等具有浮柵的非易失性存儲器，存在由于不穩(wěn)定的元件特性而使存儲內(nèi)容消失的可能。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供具有穩(wěn)定的元件特性的非易失性半導(dǎo)體存儲器、及其元件隔離膜的形成方法。

本發(fā)明是元件隔離膜的形成方法，在形成于半導(dǎo)體襯底的元件隔離區(qū)域的溝槽中填充氧化物、形成元件隔離用的絕緣膜，其特征在于，順序進(jìn)行如下工序：第1工序，在不施加偏壓或者施加相對低的偏壓的情況下向所述溝槽的內(nèi)部表面上淀積含有氧和硅的等離子體狀態(tài)的原料；和第2工序，在施加相對高的偏壓的情況下向所述溝槽的內(nèi)部填充含有氧和硅的等離子體狀態(tài)的原料。

另外，本發(fā)明的非易失性半導(dǎo)體存儲器具有：向形成在半導(dǎo)體襯底的元件隔離區(qū)域上的溝槽填充氧化物而形成的元件隔離用的絕緣膜、和在由以所述元件隔離膜的形成方法而形成的元件隔離用的絕緣膜所隔離的單元部上形成的、具有浮柵的非易失性的存儲單元。

在本發(fā)明中，順序進(jìn)行不施加偏壓或者施加相對低的偏壓、向所述溝槽的內(nèi)部表面上淀積含有氧和硅的等離子體狀態(tài)的原料的第1工序，和施加相對高的偏壓、向所述溝槽的內(nèi)部填充含有氧和硅的等離子體狀態(tài)的原料的第2工序，形成填充在元件隔離區(qū)域上形成的溝槽中的元件隔離用絕緣膜。由此，由于在第1工序中所淀積的氧化膜的下側(cè)不帶電，所以有對襯底不發(fā)生損害、可以得到可靠性高的絕緣膜的效果。特別是，該可靠性高的絕緣膜，最適合作為通過存儲在浮柵中的電荷進(jìn)行數(shù)據(jù)存儲的非易失性半導(dǎo)體存儲器的絕緣膜。

附圖說明

圖1是表示本發(fā)明的實施方式的非易失性半導(dǎo)體存儲器的結(jié)構(gòu)圖。

圖2是CVD裝置的概略圖。

圖3是表示圖1的非易失性存儲器的制造方法的工序圖(其1)。

圖4是表示圖1的非易失性存儲器的制造方法的工序圖(其2)。

圖5是表示圖1的非易失性存儲器的制造方法的工序圖(其3)。

圖6是表示圖1的非易失性存儲器的制造方法的工序圖(其4)。

圖7是表示圖1的非易失性存儲器的制造方法的工序圖(其5)。

具體實施方式

關(guān)于本發(fā)明的上述以及其他的目的和新特征，參照附圖閱讀下面的優(yōu)選實施方式的說明就會完全明白。不過，附圖是專用于解說的，并不是限定本發(fā)明的范圍的。

(第1實施方式)

圖1是表示本發(fā)明的實施方式的非易失性半導(dǎo)體存儲器的結(jié)構(gòu)圖。

該非易失性半導(dǎo)體存儲器，通過向具有與周圍絕緣的浮柵FG的存儲單元充電的電荷的有無，而存儲數(shù)據(jù)。形成存儲單元的單元部、和由晶體管等構(gòu)成的周邊部，通過形成在Si襯底1上的、由絕緣膜(STI膜4)構(gòu)成的元件隔離區(qū)域，而相互隔離。