[發(fā)明專利]包含反熔絲寫電壓生成電路的半導體存儲器裝置

有效

• 申請?zhí)枺?/td>: 200710135773.0
• 申請日: 2007-08-16
• 公開（公告）號: CN101127244A
• 公開（公告）日: 2008-02-20
• 發(fā)明（設計）人: 富田浩由
• 申請（專利權(quán)）人: 富士通株式會社
• 主分類號: G11C29/24
• 分類號: G11C29/24;G11C29/44;G11C17/18
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責任公司
• 代理人: 趙淑萍

技術(shù)領(lǐng)域

本發(fā)明涉及包含反熔絲寫電壓生成電路的半導體存儲器裝置，更具體地說，涉及其中反熔絲寫電壓生成電路的電路規(guī)模被減小的半導體存儲器裝置。

背景技術(shù)

在大容量半導體存儲器，特別是DRAM中，冗余存儲器用于提高產(chǎn)率，并且出現(xiàn)缺陷位的列或字被冗余存儲器替代。此外，在半導體存儲器中，在存儲器內(nèi)部生成的高電位的內(nèi)部電源的電平被精細地調(diào)整，或者輸出晶體管的阻抗被精細地調(diào)整。通過將指示哪些缺陷位將被替代的地址信息寫入ROM中來執(zhí)行利用冗余存儲器的替代，以及通過將精細調(diào)整信息寫入ROM中來執(zhí)行電平或者阻抗的精細調(diào)整。

熔絲ROM已經(jīng)被廣泛用于在制造過程的最后階段進行寫信息的ROM中。例如，在日本專利申請早期公開No.07-287922、日本專利申請早期公開No.2004-13930中對此進行了描述。換句話說，通過使用激光照射熔絲元件以及燒斷和切斷熔絲元件來寫入必要信息。

這樣的熔絲元件ROM具有下述的局限性。這樣，需要大規(guī)模的激光照射裝置，而且僅可在晶片階段執(zhí)行熔絲的熔斷。

因此，近來提出了反熔絲元件ROM，以替代熔絲ROM。反熔絲具有與電容器基本等同的結(jié)構(gòu)。在非寫狀態(tài)中，反熔絲的兩個端子是開路的，并且，如果執(zhí)行寫操作，則電容器的介電層被短路，并且這兩個端子處于短路狀態(tài)。與熔絲的情形相比，通過使用反熔絲可以減小表面面積，使得大的激光照射裝置變得不再必要，可以通過內(nèi)部生成的高電壓來進行寫操作，因此可以在組裝過程之后進行寫操作，并且可以提高產(chǎn)量。例如，在日本專利申請早期公開No.11-328991中描述了使用這樣的反熔絲的存儲器裝置。

發(fā)明內(nèi)容

反熔絲寫操作要求便用相對高的電壓。因此，在存儲器裝置內(nèi)部必須配置有用于反熔絲寫操作的高電壓生成電路。因為用于寫操作的必要電壓高于從外部提供的外部電壓的電平，所以高電壓生成電路通過由振蕩器生成的時鐘來驅(qū)動泵浦電路，并通過對外部電源升壓來生成高電壓。

然而，因為反熔絲寫電壓大大高于外部電源，所以必須增加泵浦電路的規(guī)模，從集成的角度來看，這是一個缺點。而且，該反熔絲寫電壓在制造過程中是必要的，但在通常操作中卻是不必要的。因此，不希望增大寫電壓生成電路的電路規(guī)模。

因此，本發(fā)明的一個目的是提供一種其中反熔絲寫電壓生成電路的電路規(guī)模被減小的半導體存儲器裝置。

此外，本發(fā)明的另一目的是提供一種其中由高電壓生成電路生成的用于反熔絲寫操作的電壓被穩(wěn)定的半導體存儲器裝置。

本發(fā)明的另一目的是提供一種其中縮短了用于反熔絲寫操作的高電壓生成電路的升壓時間，并避免了與之相關(guān)的對內(nèi)部存儲器的影響的半導體存儲器裝置。

為了達到上述目的，根據(jù)本發(fā)明的第一方面，提供了一種半導體存儲器裝置，該裝置具有：第一內(nèi)部電源生成電路，用于對外部電源電壓升壓，以生成第一內(nèi)部電源；被提供了第一內(nèi)部電源的存儲器核心；反熔絲存儲器，預定信息被寫入其中；以及寫電壓生成電路，用于對第一內(nèi)部電源升壓，以生成反熔絲寫電壓。

具有這樣的配置，寫電壓生成電路使用了比用在存儲器核心中以生成較高的寫電壓的外部電源更高的第一內(nèi)部電源。因此，可以減小寫電壓生成電路的電路規(guī)模。多種類型的信息，例如，將被冗余單元替代的缺陷單元的信息、內(nèi)部電源生成電路的電平調(diào)整的信息，以及輸出電路的阻抗調(diào)整的信息，被存儲在反熔絲存儲器中。關(guān)于這些種類的信息，不僅在晶片檢測的過程中，而且在組裝之后的封裝檢測過程中，執(zhí)行用于缺陷單元修補的缺陷單元信息的寫操作。

在第一方面的上述配置的優(yōu)選實施例中，當存儲器處于待機狀態(tài)時，第一內(nèi)部電源生成電路被控制成慢速模式，在該慢速模式中，使得將被升壓的第一內(nèi)部電源電平跟隨所希望的電平的響應操作的速度被降低，當存儲器處于激活狀態(tài)時，第一內(nèi)部電源生成電路被控制成快速模式，在該快速模式中，響應操作的速度被增加，并且第一內(nèi)部電源電平被穩(wěn)定到所希望的電平，并且在反熔絲寫入期間，第一內(nèi)部電源生成電路被強制地控制成快速模式。結(jié)果，在反熔絲寫入期間中，第一內(nèi)部電源電平被穩(wěn)定，通過對第一內(nèi)部電源電平升壓而生成的寫電壓也被穩(wěn)定，并反熔絲寫入的可靠性增加。

在第一方面的上述配置的另一優(yōu)選實施例中，當存儲器處于激活狀態(tài)時，控制第一內(nèi)部電源生成電路，以使得將第一內(nèi)部電源升壓到第一電位，并且在反熔絲寫入期間，將第一內(nèi)部電源升壓到比第一電位高的第二電位。結(jié)果，升壓操作中作為源電壓的第一內(nèi)部電源被設置得高于通常操作。因此，可以在短的時間間隔內(nèi)將寫電壓生成電路的電壓升壓到寫電壓，并且可以減小電路的規(guī)模。