[發(fā)明專利]包含反熔絲寫電壓生成電路的半導(dǎo)體存儲器裝置

有效

• 申請?zhí)枺?/td>: 200710135773.0
• 申請日: 2007-08-16
• 公開（公告）號: CN101127244A
• 公開（公告）日: 2008-02-20
• 發(fā)明（設(shè)計）人: 富田浩由
• 申請（專利權(quán)）人: 富士通株式會社
• 主分類號: G11C29/24
• 分類號: G11C29/24;G11C29/44;G11C17/18
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責任公司
• 代理人: 趙淑萍

1.一種被施加外部電源電壓的半導(dǎo)體存儲器裝置，包括：

第一內(nèi)部電源生成電路，所述第一內(nèi)部電源生成電路對所述外部電源電壓升壓，以生成第一內(nèi)部電源；

存儲器核心，所述第一內(nèi)部電源被提供到所述存儲器核心；

反熔絲存儲器，預(yù)定信息被寫入其中；以及

寫電壓生成電路，所述寫電壓生成電路對所述第一內(nèi)部電源升壓，以生成反熔絲寫電壓，其中

通過對其施加所述反熔絲寫電壓，對所述反熔絲存儲器的反熔絲的寫入被執(zhí)行。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中：

當所述存儲器處于待機狀態(tài)時，所述第一內(nèi)部電源生成電路被控制成慢速模式，在所述慢速模式中，使得要被升壓的第一內(nèi)部電源電平跟隨所希望的電平的響應(yīng)操作的速度被降低，并且，當所述存儲器處于激活狀態(tài)時，所述第一內(nèi)部電源生成電路被控制成快速模式，在所述快速模式中，所述響應(yīng)操作的速度被增加，并且

所述半導(dǎo)體存儲器裝置還包括反熔絲寫控制電路，所述反熔絲寫控制電路用于在反熔絲寫入期間，將所述第一內(nèi)部電源生成電路控制成慢速模式。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中：

當所述存儲器處于激活狀態(tài)時，所述第一內(nèi)部電源生成電路將所述第一內(nèi)部電源升壓到第一電位，并且

所述半導(dǎo)體裝置還包括反熔絲寫控制電路，所述反熔絲寫控制電路用于控制所述第一內(nèi)部電源生成電路，以使得在反熔絲寫入期間，所述第一內(nèi)部電源升高到比所述第一電位高的第二電位。

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器裝置，其中：

所述第一內(nèi)部電源被用作所述存儲器核心中的字線驅(qū)動電源，并且

所述半導(dǎo)體存儲器裝置還包括自刷新控制電路，當電力接通時，所述自刷新控制電路在預(yù)定的周期，相繼執(zhí)行存儲單元的刷新操作；并且其中

所述反熔絲寫控制電路執(zhí)行控制，以使得在反熔絲寫入期間禁止所述自刷新控制電路的刷新操作。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，還包括：

被施加比所述第一內(nèi)部電源電平高的外部反熔絲寫電壓的高電壓外部端子，其中

在晶片檢測中，所述寫電壓生成電路的輸出被設(shè)置成高阻抗狀態(tài)，所述外部反熔絲寫電壓從所述高電壓外部端子被施加，以在所述反熔絲存儲器中執(zhí)行寫入，并且，在組裝后的封裝檢測中，由所述寫電壓生成電路生成的反熔絲寫高電壓被施加，以在所述反熔絲存儲器中執(zhí)行寫入。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，還包括：

第二內(nèi)部電源生成電路，所述第二內(nèi)部電源生成電路從所述外部電源電壓生成具有恒定電平的第二內(nèi)部電源，所述第二內(nèi)部電源被提供到所述存儲器核心；并且

所述第一內(nèi)部電源具有比所述第二內(nèi)部電源高的電平。

7.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器裝置，其中：

所述第一內(nèi)部電源生成電路具有振蕩器、通過由所述振蕩器生成的時鐘將所述第一內(nèi)部電源升壓到所述反熔絲寫電壓的泵浦電路、以及限幅器電路，所述限幅器電路監(jiān)測所述第一內(nèi)部電源的電位，如果所述被監(jiān)測的電位變得比預(yù)定參考值低，則將所述振蕩器設(shè)置成操作狀態(tài)，并且當所述被監(jiān)測的電位超過所述參考值時，將所述振蕩器設(shè)置成失效狀態(tài)，其中，

在所述慢速模式中，所述限幅器電路的響應(yīng)速度被降低，并且在所述快速模式中，所述限幅器電路的響應(yīng)速度被增加得快于所述慢速模式。

8.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器裝置，其中：

所述第一內(nèi)部電源生成電路具有振蕩器、通過由所述振蕩器生成的時鐘將所述第一內(nèi)部電源升壓到所述反熔絲寫電壓的泵浦電路、以及限幅器電路，所述限幅器電路監(jiān)測所述第一內(nèi)部電源的電位，如果所述被監(jiān)測的電位變得比預(yù)定參考值低，則將所述振蕩器設(shè)置成操作狀態(tài)，并且當所述被監(jiān)測的電位超過所述參考值時，將所述振蕩器設(shè)置成失效狀態(tài)，其中，

當所述存儲器處于反熔絲寫狀態(tài)時，所述限幅器電路的所述預(yù)定參考值的有效電平設(shè)置得要比當所述存儲器處于激活狀態(tài)時的高。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中，所述反熔絲存儲器的反熔絲是由將MOS晶體管的源極和漏極短路的第一端子以及柵極的第二端子組成的，并且所述寫入是通過在所述第一端子和所述第二端子之間施加寫電壓來執(zhí)行的。