[發明專利]用于絕緣體上的硅槽刻蝕方法

有效

• 申請號: 200710134359.8
• 申請日: 2007-10-31
• 公開（公告）號: CN101202251A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: 徐靜;肖志強;高向東;李俊
• 申請（專利權）人: 無錫中微晶園電子有限公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L21/762;H01L21/311;H01L21/306;H01L21/3065
• 代理公司: 無錫市大為專利商標事務所
• 代理人: 曹祖良

技術領域

本發明涉及集成電路的生產方法，具體地說是一種用于CMOS/SOI(絕緣體上硅)材料的硅槽刻蝕工藝，本發明可以解決高低壓兼容SOI?CMOS工藝中的全介質隔離問題。

背景技術

在功率集成電路中，由同一襯底上的器件注入到襯底的載流子會被鄰近的大面積功率器件所收集，可能會引起功率器件的誤開啟，這也是限制結隔離的功率器件大規模集成的一個主要因素。而隨著SOI技術的日趨成熟，其所能提供的較理想的隔離結構正被日益廣泛地應用于高壓器件的設計中。

在SOI技術中，器件可以通過硅槽刻蝕和LOCOS氧化(指局部氧化技術，即用抗蝕劑掩蔽和各向異性的干法腐蝕刻蝕出氮化硅/墊底氧化層的組合層，使得后續場氧化工藝中有源器件不會被氧化的技術)來實現硅島的全介質隔離，從而很好地實現功率器件的集成。

完全干法硅槽刻蝕+LOCOS氧化隔離工藝流程如圖A-1～A-4所示：

(1)第1步如圖A-1所示，SOI材料先經過熱氧化形成SiO₂層4，然后采用LPCVD淀積(低壓化學氣相淀積)形成SiN層5；

(2)第2步進行光刻形成硅槽刻蝕窗口，如圖A-2所示；

(3)第3步如圖A-3所示，對硅槽窗口進行干法刻蝕，腐蝕掉SiN層5、SiO₂層4和部分硅膜3(硅膜的刻蝕深度約為0.7～1.2μm)，形成硅槽；

(4)第4步如圖A-4所示，對硅槽進行LOCOS氧化，該過程形成的SiO₂層7和埋氧層2相連形成SOI硅槽的全介質隔離。

針對頂層硅膜為1～1.5μm的SOI材料，上述方法存在明顯缺點：為了避免過長的LOCOS氧化過程，圖A-3所示的硅槽必然刻蝕地很深(0.7～1.2μm)，這將導致經過圖A-4所示的LOCOS氧化后，硅槽區和非硅槽區的垂直臺階不僅很大而且形貌很陡直，這會增加后續多晶以及金屬的淀積以及刻蝕的難度，對整個流片工藝產生不利影響。

發明目的

本發明的目的在于尋求一種用于絕緣體上的硅槽刻蝕方法，以減緩完全干法硅槽刻蝕+LOCOS氧化隔離工藝中，硅槽形貌過于陡直的狀況；同時減少硅槽刻蝕+LOCOS氧化隔離工藝中的LOCOS氧化過程；并開發一種適用于1～1.5um頂層硅膜的SOI材料的全介質隔離方案，該方案可以適用于不具備CMP或者硅槽填充設備的工藝線，代替STI工藝實現全介質隔離。

本發明所提供的工藝方案見圖2-1～2-6，用硅槽濕法腐蝕+干法硅槽刻蝕代替常規的完全干法硅槽刻蝕。

本發明的具體工藝流程如下所述，詳情見附圖2-1～2-6；

用于絕緣體上的硅槽刻蝕方法，包括位于襯底硅1上的埋氧層2，在埋氧層2上有頂層硅3，其特征是：

步驟一、先在頂層硅3上進行傳統的熱氧化，形成SiO₂層4，再在SiO₂層4淀積SiN，形成SiN層5；如圖B-1所示；

步驟二、在SiN層5上涂常用的光刻膠6，并留出一個沒有涂光刻膠6的區域，對該區域進行傳統的光刻，形成硅槽刻蝕窗口，如圖B-2所示；

步驟三、再對硅槽刻蝕窗口進行等離子體反應刻蝕，腐蝕掉SiN層5與SiO₂層4，露出頂層硅3，所述等離子體氣體的主要成分為SF₆(90sccm)、He(50sccm)；如圖B-3所示；sccm是指在標準大氣壓下，每分鐘流過的氣體體積，體積單位為立方厘米；

步驟四、用混合酸對露出的頂層硅3進行各向同性的硅槽腐蝕，腐蝕深度0.3～0.6μm；所述混合酸包括5.59份的HNO₃、0.134份的HF、2.27份的H₂O，單位為體積份；如圖B-5所示；

步驟五、對上述經混合酸腐蝕過的頂層硅3繼續進行等離子體反應刻蝕，形成硅槽，刻蝕深度0.3～0.6μm，等離子體的主要氣體成分包括Cl₂(70sccm)、He(150sccm)；如圖B-6所示；

步驟六、對硅槽進行傳統的LOCOS氧化，形成的氧化層7和埋氧層2相連形成SOI硅槽的全介質隔離。