[發明專利]SPI總線至少一管腳每半脈沖周期傳輸一比特的方法及裝置

在審

• 申請號: 200710128319.2
• 申請日: 2007-07-06
• 公開（公告）號: CN101196866A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 洪俊雄;郭玉蘭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

相關申請案數據

本案主張7/6/2006所申請的美國臨時申請案第60/806,704號、5/15/2007所申請的美國申請案第11/748,984號、6/29/2007所申請的美國申請案第11/771,754號以及7/5/2007所申請的美國申請案第11/773,704號的優先權。

發明內容

本發明的目的在于提供一種集成電路，包含根據串行外圍接口(SPI)標準的總線，其在該集成電路與另一集成電路之間進行數據傳輸。此總線具有多個管腳，包含：第一數據傳輸管腳以在該總線上進行該數據傳輸，第二數據傳輸管腳以在該總線上進行該數據傳輸，芯片選擇管腳以指示在該集成電路與另一集成電路之間是否正在進行該數據傳輸，以及時鐘脈沖管腳以提供一時鐘脈沖信號給此總線。根據不同的模式組態設定，總線可操作在不同模式，其輸出/輸入管腳的定義與功能也隨之不同。如下列的第一操作模式與第二操作模式來做舉例說明。此總線可在至少第一操作模式下操作，在其中該第一模式，在其中該第一數據傳輸管腳以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。在某些實施例中，該第二數據傳輸管腳也以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。

在某些實施例中，此總線也具有第二模式，在其中該第一數據通訊傳輸管腳以一時鐘脈沖信號一個周期一比特的速率進行數據通訊傳輸。此電路包含模式控制電路以選擇性地在多個操作模式之一下操作，例如第一模式或是第二模式。在不同的實施例中，至少一操作模式下(例如第一操作模式或第二操作模式)，此數據傳輸管腳自該集成電路傳輸數據至另一集成電路，和/或自另一集成電路傳輸數據至該集成電路。

在某些實施例中，該總線使用多余周期以補償另一集成電路的延遲。

在某些實施例中，更包含耦接至該總線的存儲器。

在不同的實施例中，此集成電路可以是主集成電路或從集成電路。

在某些主集成電路的實施例中，此多個管腳包括多個芯片選擇管腳，每一該多個芯片選擇管腳指示在該主集成電路與一個別的從集成電路之間是否正在進行數據傳輸。

在某些從集成電路的實施例中，此芯片選擇管腳指示在該主集成電路與該從集成電路之間是否正在進行數據傳輸。

在某些實施例中，該第一數據通訊傳輸管腳與該第二數據通訊傳輸管腳以相同方向在該集成電路與另一集成電路之間進行數據傳輸。

本發明的另一目的在于提供一種在集成電路之間進行數據傳輸的方法，包含下列步驟：

經由一時鐘脈沖管腳提供時鐘脈沖給根據串行外圍接口標準的總線，該總線在該集成電路與另一集成電路之間傳輸數據。

傳輸一芯片選擇信號以指示在該集成電路與另一集成電路之間是否正在進行該數據傳輸。

在該總線的第一數據傳輸管腳與第二數據傳輸管腳以在該集成電路與另一集成電路之間進行數據傳輸，其中該第一數據通訊傳輸管腳至少在第一操作模式下以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。

其他的實施例則在之后描述。

本發明的又一目的在于提供一種在集成電路之間進行數據傳輸的裝置，包含：

時鐘脈沖功能手段，以提供時鐘脈沖給一根據串行外圍接口標準的總線，該總線在該集成電路與另一集成電路之間傳輸數據。

芯片選擇信號傳輸功能手段，以指示在該集成電路與另一集成電路之間是否正在進行該數據傳輸。

在該總線的第一模式，數據傳輸功能手段，以在該總線的第一數據傳輸管腳與第二數據傳輸管腳上進行該集成電路與另一集成電路之間的該數據傳輸，包含：

第一數據通訊傳輸管腳上的數據傳輸功能手段以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。

附圖說明

圖1為顯示一串行外圍接口(SPI)組態，其具有主及從集成電路的實施例；

圖2為一串行外圍接口(SPI)集成電路的一讀取時鐘脈沖示意圖，其具有許多多余周期以補償從集成電路的延遲；

圖3為一串行外圍接口(SPI)集成電路的一讀取時鐘脈沖示意圖，其具有較圖2更多的多余周期以補償從集成電路的較長延遲；

圖4為一串行外圍接口(SPI)集成電路的一操作模式流程圖，其使用單一管腳來傳輸數據；

圖5為一串行外圍接口(SPI)集成電路的一操作模式流程圖，其使用多重管腳來傳輸數據；

圖6為一串行外圍接口(SPI)集成電路的一傳送數據的時鐘脈沖示意圖，其使用多重管腳以及兩倍速(DDR)傳送數據；