[發明專利]SPI總線至少一管腳每半脈沖周期傳輸一比特的方法及裝置

在審

• 申請號: 200710128319.2
• 申請日: 2007-07-06
• 公開（公告）號: CN101196866A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 洪俊雄;郭玉蘭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

1.一種集成電路，包含：

根據串行外圍接口標準的總線，該總線在該集成電路與另一集成電路之間進行數據傳輸，包含：

多個管腳，包含：

第一數據傳輸管腳以在該總線上進行該數據傳輸；

第二數據傳輸管腳以在該總線上進行該數據傳輸；

芯片選擇管腳以指示在該集成電路與另一集成電路之間是否正在進行該數據傳輸；以及

時鐘脈沖管腳；

其中該總線可在至少一第一操作模式下操作，在其中該第一模式，在其中該第一數據傳輸管腳以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。

2.如權利要求1所述的集成電路，其中該總線使用多余周期以補償另一集成電路的延遲。

3.如權利要求1所述的集成電路，更包含：

存儲器，其耦接至該總線。

4.如權利要求1所述的集成電路，其中該集成電路是一主集成電路。

5.如權利要求1所述的集成電路，其中該集成電路是一主集成電路，且該多個管腳包括多個芯片選擇管腳，每一該多個芯片選擇管腳指示在該主集成電路與一個別的從集成電路之間是否正在進行該數據傳輸。

6.如權利要求1所述的集成電路，其中該另一集成電路是一從集成電路。

7.如權利要求1所述的集成電路，其中該另一集成電路是一從集成電路，且該芯片選擇管腳指示在該主集成電路與該從集成電路之間是否正在進行該數據傳輸。

8.如權利要求1所述的集成電路，更包含：

模式組態設定以選擇性地在多個操作模式之一操作，該多個操作模式包含：

第一模式；

第二模式，在其中該第一數據通訊傳輸管腳以一時鐘脈沖信號一個周期一比特的速率進行數據通訊傳輸。

9.如權利要求1所述的集成電路，其中在該第一模式中，該第一數據傳輸管腳是從該集成電路傳輸數據至另一集成電路。

10.如權利要求1所述的集成電路，其中在該第一模式中，該第一數據傳輸管腳是從另一集成電路傳輸數據至該集成電路。

11.如權利要求1所述的集成電路，其中在該第一模式中，該第二數據通訊傳輸管腳以一時鐘脈沖信號半個周期一比特的速率進行數據通訊傳輸。

12.如權利要求1所述的集成電路，其中在該第一模式中，該第一數據通訊傳輸管腳與該第二數據通訊傳輸管腳以相同方向在該集成電路與另一集成電路之間進行數據傳輸。

13.一種在集成電路之間進行數據傳輸的方法，包含：

經由一時鐘脈沖管腳提供時鐘脈沖給一根據串行外圍接口標準的總線，該總線在該集成電路與另一集成電路之間傳輸數據；

傳輸一芯片選擇信號以指示在該集成電路與另一集成電路之間是否正在進行該數據傳輸；以及

在該總線的第一數據傳輸管腳與第二數據傳輸管腳以在該集成電路與另一集成電路之間進行數據傳輸，其中該第一數據通訊傳輸管腳至少在第一操作模式下以一時鐘脈沖信號半個周期一比特的速率進行數據傳輸。

14.如權利要求13所述的方法，其中該總線使用多余周期以補償另一集成電路的延遲。

15.如權利要求13所述的方法，更包含：

與耦接至該總線的存儲器進行數據傳輸。

16.如權利要求13所述的方法，其中該集成電路是一主集成電路。

17.如權利要求13所述的方法，其中該集成電路是一主集成電路，且該多個管腳包括多個芯片選擇管腳，每一該多個芯片選擇管腳指示在該主集成電路與一個別的從集成電路之間是否正在進行該數據傳輸。

18.如權利要求13所述的方法，其中該另一集成電路是一從集成電路。

19.如權利要求13所述的方法，其中該集成電路是一從集成電路，且該芯片選擇管腳指示在該從集成電路與一主集成電路之間是否正在進行該數據傳輸。

20.如權利要求13所述的方法，更包含：

第二模式，在其中該第一數據通訊傳輸管腳以一時鐘脈沖信號一個周期一比特的速率進行數據通訊傳輸。