[發(fā)明專利]用于操作電阻存儲單元的方法和存儲電路

無效

• 申請?zhí)枺?/td>: 200710123256.1
• 申請日: 2007-07-02
• 公開（公告）號: CN101110267A
• 公開（公告）日: 2008-01-23
• 發(fā)明（設(shè)計）人: 海因茨·赫尼希施密特;格哈德·米勒;米萊娜·伊萬諾夫;科爾溫·利奧
• 申請（專利權(quán)）人: 奇夢達股份公司
• 主分類號: G11C11/56
• 分類號: G11C11/56
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責任公司
• 代理人: 余剛;尚志峰

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于從電阻存儲單元，更具體地，從導電橋式隨機存取存儲單元(或CBRAM存儲單元)讀取存儲數(shù)據(jù)的方法。

本發(fā)明還涉及一種包括電阻存儲單元的存儲電路。

背景技術(shù)

在CBRAM存儲電路中，信息存儲在CBRAM存儲單元中，每個CBRAM存儲單元都包括至少一個電阻存儲元件。電阻存儲元件可以獲取各種電阻狀態(tài)，其中，可以通過設(shè)置電阻存儲元件的電阻狀態(tài)來確定待存儲的信息。為了估計CBRAM存儲單元的內(nèi)容，必須估計各個存儲單元的電阻存儲元件的電阻值。這可以通過施加電壓并測量流過CBRAM存儲單元的得到電流來執(zhí)行。為了能夠在讀出信息的同時不改變電阻存儲元件的電阻狀態(tài)，為此目的而施加至電阻存儲元件的電壓不準超出一定的電壓范圍，例如，100mV到200mV之間。因此，電阻存儲元件的電阻狀態(tài)的電阻值一般為10⁴Ω到10⁹Ω之間，從而導致流過存儲單元的電流在100pA和10μA之間的范圍內(nèi)。在通常用作CBRAM存儲電路的電路系統(tǒng)中，電流在1μA以下，然而，由于不能被分辨，因而，檢測為0μA。在單級設(shè)計中，即，在CBRAM電阻存儲單元中存儲二進制數(shù)據(jù)的情況下，電位讀出放大器(potential?sense?amplifier)將借助于5μA的參考電路來估計流過存儲單元的電流，以在兩個邏輯狀態(tài)之間進行區(qū)分。在CBRAM存儲電路的多級設(shè)計中，對于CMOS電路系統(tǒng)已相對小的發(fā)信號電流(signalling?current)被進一步分為若干單個值。當每個存儲單元存儲2位時，單元電流約等于10μA(狀態(tài)“11”)、6.66μA(狀態(tài)“10”)、3.33μA(狀態(tài)“01”)、以及0μA(狀態(tài)“00”)，這就需要對發(fā)信號電流有至少1.66μA的分辨率，而借助于常規(guī)電路系統(tǒng)來實現(xiàn)這樣的分辨率是很復雜的。

因而，需要提供一種用于從CBRAM存儲單元讀取存儲數(shù)據(jù)(memory?datum)的方法，該可以避免上述缺點，并且借助于本方法，尤其是在多級設(shè)計中，可以以可靠的方式執(zhí)行CBRAM存儲電路的電阻存儲元件的狀態(tài)檢測。此外，需要提供一種CBRAM存儲電路，其中，可以以改進的方式從CBRAM存儲單元讀取信息。

發(fā)明內(nèi)容

根據(jù)第一方面，提供了一種用于從電阻存儲元件讀取存儲數(shù)據(jù)的方法，該方法采用了由控制值控制的可控選擇晶體管。該方法包括檢測流過電阻存儲元件的單元電流，根據(jù)所檢測到的單元電流設(shè)置控制值，以及根據(jù)控制值提供存儲數(shù)據(jù)。

根據(jù)另一方面，提供了一種用于讀取存儲數(shù)據(jù)的存儲電路，該存儲電路包括由控制值控制的選擇晶體管、和設(shè)置為電阻狀態(tài)的電阻存儲元件。存儲電路還包括估計單元，用于檢測流過電阻存儲元件的單元電流，以便根據(jù)所檢測的單元電流設(shè)置控制值并根據(jù)該控制值提供存儲數(shù)據(jù)。

附圖說明

為了可以更詳細地了解本發(fā)明的上述特征，可以參考附圖中一部分示出的實施例來對以上經(jīng)過簡單概述的本發(fā)明進行更具體的描述。然而，應(yīng)注意，附圖僅示出了本發(fā)明的典型實施例，因此不應(yīng)限制本發(fā)明的范圍，本發(fā)明可以有其他等效實施例。

圖1是包括CBRAM存儲單元的傳統(tǒng)CBRAM存儲電路的示意圖；

圖2是根據(jù)實施例的CBRAM存儲電路的框圖；

圖3是根據(jù)本發(fā)明實施例的CBRAM存儲電路的詳細電路圖；

圖4是在想象的CBRAM存儲單元的電阻存儲元件的不同電阻處的單元電流對柵極電壓的特性曲線；

圖5是用于CBRAM存儲電路的讀電路的詳細示意圖；以及

圖6是用于CBRAM存儲電路的寫電路的示意圖。

具體實施方式

圖1示出了常規(guī)的CBRAM存儲電路1的一部分。為了簡明和便于說明，僅在字線3和位線4的交點示出了一個CBRAM存儲單元2。存儲單元2包括與電阻存儲元件6串聯(lián)連接的選擇晶體管5，該電阻存儲元件在位線4和由板極電位源(未示出，plate?potentialsource)提供的預定板極電位V_PL之間。

具體地，選擇晶體管5的第一端子(源極或漏極端子)連接至位線4，以及選擇晶體管5的第二端子(漏極或源極端子)連接至電阻存儲元件6的第一端子。電阻存儲元件6的第二端子連接至板極電位V_PL。選擇晶體管5的控制端子(柵極端子)連接至字線3。