[發明專利]最佳化一集成電路臨界尺寸的方法與光罩無效
| 申請號: | 200710111439.1 | 申請日: | 2007-06-20 |
| 公開(公告)號: | CN101174581A | 公開(公告)日: | 2008-05-07 |
| 發明(設計)人: | 柯志明;高蔡勝;游信勝;謝弘璋 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/82 | 分類號: | H01L21/82;G03F1/14 |
| 代理公司: | 北京中原華和知識產權代理有限責任公司 | 代理人: | 壽寧;張華輝 |
| 地址: | 中國臺灣新竹市*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 最佳 集成電路 臨界 尺寸 方法 | ||
技術領域
本發明涉及一種使臨界尺寸最佳化的方法,特別是涉及一種使用犧牲雙光罩使曝光區域內臨界尺寸最佳化的方法。本發明還涉及使臨界尺寸最佳化的光罩。
背景技術
在集成電路制程技術里,通常半導體晶片表面上會涂附阻層,隨后阻層會藉由遮罩(光罩或罩幕)進行曝光。接下來是曝光后烘烤的程續,此程續是為改變阻層的物理性質以利后續制程進行,來為要確定阻層臨界尺寸及側面圖是否合乎標準,晶片將通過使用掃描電子顯微鏡(scanningelectron?microscope,SEM)的顯影后檢驗程續(after-developmentinspection,ADI)。如果阻層在標準以內,圖案將以蝕刻或轉移的方式呈現,并且將阻層剝除。接下來在晶片上進行蝕刻后檢驗程續(after-etchinginspection,AEI)。
然而,傳統式SEM檢驗程續,卻成為提供精準并可復制臨界尺寸及側面圖分析的瓶頸,因為電子電荷作用不僅會使臨界尺寸測量的精準度及可復制度受限,更會使被測量地區受損。對策是,以一種光學臨界尺寸(optical?critical?dimension,OCD)的方法來取代SEM檢驗程續。光學臨界尺寸可檢測臨界尺寸的資料包括臨界尺寸側面圖以及晶片膜的厚度。光學臨界尺寸的雜訊更比SEM少許多,而且光學臨界尺寸的抽樣比例比SEM的抽樣比例更為精準。故此,光學臨界尺寸可提供比SEM更一致及更充份的臨界尺寸資料。
SEM以及光學臨界尺寸均可用于顯影后檢驗程續以及蝕刻后檢驗程續上,以最佳化臨界尺寸的均勻度。目前現有的SEM及光學臨界尺寸工具可以使曝光區域間臨界尺寸的均勻度最佳化。曝光區域間臨界尺寸的均勻度最佳化是檢查晶片上多個晶粒之間的晶粒對晶粒臨界尺寸。舉例而言,曝光區域間臨界尺寸的均勻度最佳化可以實施于80個晶粒而改善晶片上挑選出來測點的品質。
除了曝光區域間最佳化以外,曝光區域內臨界尺寸均勻度最佳化亦可使用現有的SEM及光學臨界尺寸工具來完成。曝光區域內臨界尺寸均勻度最佳化以檢查晶片上單個晶?;蛞粎^域間的晶粒臨界尺寸差異。但是,由于光學臨界尺寸圖案具有較大的光柵尺寸,例如60×60微米,光學臨界尺寸圖案可能不會平均分布于晶片上,導致樣本數受到限制。另外,光學臨界尺寸圖案無法用于一些元件上,例如靜態隨機存取記憶體(SRAM)單元。故此,曝光區域內臨界尺寸均勻度最佳化因光學臨界尺寸圖案的位置以及掃描器可達到的光學臨界尺寸取樣量而被局限。
因此,對于一種不被光柵尺寸或元件范圍的位置所限制,且用于最佳化曝光區域內臨界尺寸均勻度的方法與光罩存有須求。
發明內容
本發明的主要目的在于,克服現有的集成電路制造技術存在的缺陷,而提供一種新的最佳化一集成電路臨界尺寸的方法與光罩,所要解決的技術問題是使其不被光柵尺寸或元件范圍的位置所限制,用于最佳化曝光區域內臨界尺寸均勻度,從而更加適于實用。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種最佳化一集成電路的臨界尺寸的方法,其特征在于其包括:提供一使用于該集成電路中的第一光罩,其中該集成電路至少包括一元件區域;提供一第二光罩,該光罩由該第一光罩復制而成,該光罩至少包括該第一光罩的圖案;以及使用該第一光罩及該第二光罩對該集成電路執行至少一次微影制程,其中使用該第二光罩最佳化該集成電路的臨界尺寸。
本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的方法,其中所述的第二光罩包括多個犧牲圖案或多個平面圖案。
前述的方法,其中所述的犧牲圖案是多個光柵圖案。
前述的方法,其中所述的平面圖案為不規則圖案,提供平面區域,其不規則圖案位于該至少一個元件區域。
前述的方法,其中在該些犧牲圖案中的一犧牲圖案尺寸為3微米到70微米,并平均分布于該第二光罩之上。
前述的方法,其中該些犧牲圖案包括多個平面圖案以及多個光柵圖案。
前述的方法,其中使用該第二光罩最佳化該集成電路臨界尺寸包括:
使用該些光柵圖案決定一第一層的臨界尺寸;
使用該些平面圖案決定該第一層之下的一第二層的臨界尺寸,其中該些平面圖案用以為該第二層的不規則圖案提供一平面區域;以及
藉由該第一層的臨界尺寸以及該第二層的臨界尺寸以達到該集成電路臨界尺寸最佳化。
前述的方法,其中所述的第一層是一氧化物范圍層,且該第二層是一多晶層。
前述的方法,其中一間距存在于該些犧牲圖案之間。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710111439.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





