[發(fā)明專利]動態(tài)同步化處理器時鐘與總線時鐘前緣的方法與系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200710109978.1
• 申請日: 2007-06-11
• 公開（公告）號: CN101063894A
• 公開（公告）日: 2007-10-31
• 發(fā)明（設計）人: 威廉V·米勒
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文;黃小臨

1.一種電路系統(tǒng)，用以指出一時鐘的前緣的位置，該電路系統(tǒng)包含：

一時鐘比例控制器，用以產生一時鐘比例信號，該時鐘比例信號用以指出一第二時鐘與第一時鐘的頻率比例，以及產生一有效比例信號，用以指出該時鐘比例信號是否為1∶1，其中該第二時鐘的頻率為該第一時鐘的頻率的整數倍；

一先前邊緣檢測器，用以檢測第一時鐘周期的前一個前緣，該先前邊緣檢測器用以接收該有效比例信號、位于一時鐘樹的終端節(jié)點上的該第一時鐘與該第二時鐘信號，并根據所接收的所述信號產生一先前邊緣信號；

一組合邏輯組件，用以接收該時鐘比例信號，并根據所接收的該時鐘比例信號產生一新時鐘計數信號；

一時鐘計數器，用以接收該第二時鐘信號、該先前邊緣信號、該有效比例信號、與該新時鐘計數信號，并根據所接收的所述信號產生一時鐘計數信號；以及

一標志產生電路，用以接收該時鐘計數信號，并根據該時鐘計數信號產生一時鐘邊緣標志信號，該時鐘邊緣標志信號用以指出該第一時鐘周期的下一個前緣的時間位置。

2.如權利要求1所述的電路系統(tǒng)，其中該先前邊緣檢測器包含：

一第一與門，用以接收該第一時鐘信號與該有效比例信號；

一第一觸發(fā)器，用以接收該第一與門的一第一輸出結果；

一第二觸發(fā)器，用以接收該第一觸發(fā)器的一第二輸出結果；

一第二與門，用以在其非反向輸入端接收該第一觸發(fā)器的該第二輸出結果和在其反向輸入端接收該第二觸發(fā)器的一第三輸出結果，并產生該先前邊緣信號；以及

一反向器，用以反轉該第二時鐘信號，其中該第一觸發(fā)器與該第二觸發(fā)器被鎖定在被反轉的該第二時鐘信號。

3.如權利要求1所述的電路系統(tǒng)，其中該時鐘計數器包含：

一或門，用以接收該先前邊緣信號與被反轉的該有效比例信號；

一多路轉換器，具有一選擇輸入處接收該或門的輸出結果；

一觸發(fā)器，用以接收該多路轉換器的輸出結果，該觸發(fā)器被鎖定在該第二時鐘信號，并根據該多路轉換器的輸出結果產生該時鐘計數信號；以及

一減法器，接收該時鐘計數信號并對該時鐘計數信號減值；

其中該多路轉換器于一第一輸入端接收該新時鐘計數信號并于一第二輸入端接收被減值的該時鐘計數信號。

4.如權利要求1所述的電路系統(tǒng)，其中該時鐘計數信號具有至少1位的值，該第一時鐘信號為總線時鐘信號，該第二時鐘信號為處理器時鐘信號。

5.一種時鐘系統(tǒng)，用以指出一時鐘信號的前緣的位置，包含：

一中央時鐘控制電路，用以產生一第一時鐘信號及一第二時鐘信號，該第二時鐘的頻率為該第一時鐘的頻率的整數倍，其中該中央時鐘控制電路并不產生一控制信號用以指出該第一時鐘的一邊緣的時間位置；

一時鐘樹，用以發(fā)送該第一時鐘信號及該第二時鐘信號到多個目標組件，其中所述目標組件收到的該第一時鐘信號及該第二時鐘信號受該時鐘樹的一插入時間所延遲；以及

一運算模塊，包含一時鐘邊緣檢測器，用以檢測被該插入時間延遲的該第一時鐘的一前緣，并且該時鐘邊緣檢測器包含一先前邊緣檢測器，用以檢測被該插入時間延遲的該第一時鐘信號的一先前邊緣。

6.如權利要求5所述的時鐘系統(tǒng)，其中該先前邊緣檢測器還包含以下項目的組合：

一第一觸發(fā)器，用以提供一目前第一時鐘狀態(tài)；

一第二觸發(fā)器，用以提供一先前第一時鐘狀態(tài)；

一與門，根據該先前第一時鐘狀態(tài)與該目前第一時鐘狀態(tài)判斷一第一時鐘過渡期；以及

一反向器，用以將該第一觸發(fā)器與該第二觸發(fā)器鎖定在該第二時鐘的一非作用邊緣。

7.如權利要求5所述的時鐘系統(tǒng)，其中該第一時鐘信號為總線時鐘信號，該第二時鐘信號為處理器時鐘信號，該運算模塊為一處理器。

8.如權利要求5所述的時鐘系統(tǒng)，其中該時鐘邊緣檢測器包含下列項目的組合：

一時鐘計數器，用以產生一計數信號；以及

一標志產生電路，用以產生一標志指出第一時鐘的下一個前緣的時間位置。