[發明專利]一種二階段背式刻蝕的方法

無效

• 申請號: 200710109413.3
• 申請日: 2007-06-18
• 公開（公告）號: CN101329991A
• 公開（公告）日: 2008-12-24
• 發明（設計）人: 王彥鵬
• 申請（專利權）人: 茂德科技股份有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/308
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁揮;祁建國

技術領域

本發明涉及一種半導體電路的制造方法，特別是一種具有深溝渠電容器的動態隨機存取存儲器的制造方法。

背景技術

動態隨機存取存儲器(Dynamic?Random?Access?Memory，DRAM)是一種半導體存儲器，其主要由晶體管與電容器所構成，利用電容器內所儲存電荷的多寡來代表一位(bit)的數據，其中一種常用于動態隨機存取存儲器的電容器結構是溝渠式(trench)電容器。

所謂溝渠式電容器，是指一種將電容器設置在基板內的電容器結構。在制造溝渠式電容器的過程中，首先利用刻蝕等離子體對基板進行干刻蝕，在基板內刻蝕出溝渠，進而將電容器設置在溝渠內。在制造過程中，為了增加溝渠式電容器的電容值，常將溝渠制作的較深，具有這種深溝渠結構的電容器被稱為深溝渠電容器。然而，在制造深溝渠電容器的過程中常會產生溝渠結構缺陷，導致深溝渠電容器無法儲存電荷，進而產生影響半導體元件品質等問題。

因此，如何在深溝渠電容器的制造工藝中，清除缺陷的來源，降低缺陷的產生，提高產品的合格率，實為一重要的課題。

發明內容

本發明的目的在于，提供一種二階段背式刻蝕的方法，用以降低深溝渠電容器制造工藝中缺陷的發生率。

為了實現上述目的，本發明提供了一種二階段背式刻蝕的方法，首先，提供已具有數層硬掩模層的基板。接著，第一次背刻蝕基板背面與側邊，以移除基板背面與側邊的部分硬掩模層。而后，依序圖案化硬掩模層與基板，在基板內形成數個溝渠。最后，在進行一濕槽清洗步驟之前，第二次背刻蝕基板側邊，以移除位于基板側邊的針狀結構。

依照本發明的一實施例，為了避免在刻蝕時損害基板中央的有效芯片區，因此，上述第一次背刻蝕基板側邊與第二次背刻蝕基板側邊的步驟，都是在基板側邊的無效芯片區中進行，以分別在基板的側邊形成第一作用區與第二作用區，且第二作用區的范圍大于或等于第一作用區。

根據上述可知，通過第一次背刻蝕與第二次背刻蝕的方式，可以降低缺陷的發生率，提高產品的合格率。此外，由于在刻蝕出深溝渠電容器的溝渠的步驟前，已將部分硬掩模層移除，因此即使提高等離子體的工藝范圍(processwindow)，也不會產生區塊缺陷，可使溝渠刻蝕得更深更完整，進而增加深溝渠電容器的儲存效能。

以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。

附圖說明

圖1A-1C為本發明一實施例的深溝渠電容器的各工藝階段的剖面圖；

圖2A-2C為本發明一實施例的深溝渠電容器的各工藝階段的剖面圖；

圖3為本發明一實施例的背刻蝕裝置的剖面示意圖。

其中，附圖標記：

100-基板

106-多晶硅層

104-氮化硅層

102-硼硅酸玻璃層

108-缺陷

109-缺陷

120-溝渠

200-基板

200a-正面

200b-背面

210-有效芯片區

212-無效芯片區

214-機臺

216-刻蝕液

218-氣體

224-第一作用區

228-第二作用區

具體實施方式

為了降低缺陷的數目，需要先在深溝渠電容器的工藝中，找出缺陷的來源，進而解決該問題。因此，要對每一工藝步驟進行監控，并同時偵測各步驟中所產生的缺陷數量。

被監控的深溝渠電容器的工藝步驟大致包含：先在硅基板上形成數層硬掩模層。該硬掩模層主要的作用是為了取代一般光刻膠，以圖案化硅基板。這是由于一般光刻膠無法抵擋刻蝕等離子體長時間的刻蝕，因此為了在硅基板中刻蝕出深溝渠電容器的溝渠，必須先在圓片的表面形成硬掩模層，以抵擋等離子體的刻蝕。接著，依序圖案化這些硬掩模層。最后，利用圖案化的硬掩模層，在硅基板內刻蝕出深溝渠電容器的溝渠。同時在上述的工藝過程中，利用斜向紅外線偵測硅基板的散射光值，以監控缺陷產生的數量。

通過偵測的結果發現，在圖案化數層硬掩模層的步驟后，以及在硅基板上刻蝕出溝渠結構的步驟前，盡管偵測到一些缺陷，但缺陷的數量并沒有明顯變化。然而，在硅基板刻蝕出溝渠的步驟后，缺陷的數量卻明顯劇增，且缺陷發生的地方皆靠近硅基板的側邊。