[發明專利]金屬氧化物半導體晶體管及其制作方法

有效

• 申請號: 200710108879.1
• 申請日: 2007-06-05
• 公開（公告）號: CN101320711A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 陳能國;黃建中
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L21/336;H01L29/78
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明涉及一種金屬氧化物半導體(metal-oxide-semiconductor，MOS)晶體管及其制作方法，尤指一種具有應變硅(strained?silicon)的金屬氧化物半導體晶體管及其制作方法。

背景技術

金屬氧化物半導體(metal-oxide?semiconductor，MOS)晶體管是一種常被應用于集成電路(integrated?circuits)中的電子元件。MOS晶體管是由柵極(gate)、源極(source)以及漏極(drain)等不同電極所構成的半導體元件，其主要是利用金屬氧化物半導體晶體管的柵極在不同的柵極電壓下所形成的溝道效應(channel?effect)來作為一種源極與漏極間的數字式(digitalized)固態開關，以搭配其他元件應用在各種邏輯與存儲器的集成電路產品上。

請參照圖1至圖3，其繪示的是已知制作金屬氧化物半導體晶體管的方法示意圖。如圖1所示，首先提供半導體基底10。在半導體基底10上形成柵極介電層14以及柵極12，以構成柵極結構。接著，在柵極12兩側的半導體基底10中分別形成淺結源極延伸17以及淺結漏極延伸19，而淺結源極延伸17以及淺結漏極延伸19之間即為金屬氧化物半導體晶體管的溝道區域22。以N型金屬氧化物半導體晶體管的工藝為例，淺結源極延伸17以及淺結漏極延伸19的摻雜劑可以為砷、銻或磷等N型摻雜劑物質。之后，在柵極12的周圍側壁上形成襯墊層(liner)30與間隙壁(spacer)32。

如圖2所示，接著進行離子注入工藝，將摻雜劑注入半導體基底10中，由此在柵極12兩側的半導體基底10內各形成源極區域18以及漏極區域20，構成金屬氧化物半導體晶體管34。如前所述，針對N型金屬氧化物半導體晶體管，此處離子注入工藝的摻雜劑可以為砷、銻或磷等N型摻雜劑物質。

如圖3所示，接著半導體基底10上形成應力覆蓋層46，并覆蓋在金屬氧化物半導體晶體管34表面。應力覆蓋層46由氮化硅所組成，其厚度介于10埃至3000埃之間，以提供金屬氧化物半導體晶體管34伸張應力。然后，對應力覆蓋層46進行活化工藝，借著活化工藝把應力存儲入金屬氧化物半導體晶體管34之中。

如本領域技術人員所知，當應力覆蓋層46的應力愈高，應力覆蓋層46應該愈能夠拉大溝道區域22的半導體基底10的晶格排列，進而提升金屬氧化物半導體晶體管34的離子增益(ion?gain)。然而，當應力覆蓋層46的應力值大到一定程度時，應力覆蓋層46的結構卻會產生斷裂，使得應力覆蓋層46的作用大幅減低，造成金屬氧化物半導體晶體管34不能得到預期的離子增益。

請參照圖4與圖5，圖4繪示的是已知應力覆蓋層46的伸張應力值與金屬氧化物半導體晶體管34的離子增益的關系示意圖，而圖5繪示的是已知技術所制作的具有高伸張應力的應力覆蓋層46的剖面示意圖。如圖4所示，當應力覆蓋層46的伸張應力值小于1.52GPa時，應力覆蓋層46的伸張應力值與金屬氧化物半導體晶體管34的離子增益約為正比關系；當應力覆蓋層46的伸張應力值大于1.52GPa時，增加應力覆蓋層46的伸張應力所能夠產生的離子增益相對較小；而當應力覆蓋層46的伸張應力值大于1.65GPa時，應力覆蓋層46的結構往往產生明顯斷裂，使得金屬氧化物半導體晶體管34所得到的離子增益值下降，增益效果反而不如伸張應力值為1.60GPa的應力覆蓋層46。如圖5所示，當應力覆蓋層46的伸張應力值約為1.65GPa時，應力覆蓋層46的結構會開始產生斷裂情形。由于位于柵極結構與半導體基底10交接處的應力覆蓋層46具有折角結構，因此斷裂情形尤其容易發生在該處的應力覆蓋層46，使得金屬氧化物半導體晶體管34的操作效能無法得到有效提升。

發明內容

因此，本發明的主要目的在提供一種制作金屬氧化物半導體晶體管的方法，其先在半導體基底上形成應力緩沖層，再在應力緩沖層表面形成具有高伸張應力值的應力覆蓋層來改變溝道區域的應力，使金屬氧化物半導體晶體管具有較佳的操作效能。

根據本發明的一優選實施例，本發明提供一種制作金屬氧化物半導體晶體管的方法。首先，提供半導體基底，半導體基底上定義有第一有源區域與第二有源區域。其中，第一與第二有源區域上分別包含有柵極結構，且各柵極結構相對兩側的半導體基底中各具有源極區域與漏極區域。接著，進行自對準金屬硅化物工藝。之后，先在半導體基底上形成應力緩沖層，并覆蓋在柵極結構、襯墊層、源極區域與漏極區域上，再在應力緩沖層上形成應力覆蓋層，且應力覆蓋層的伸張應力值大于應力緩沖層的伸張應力值。