[發明專利]二段式電壓位移模塊

有效

• 申請號: 200710108228.2
• 申請日: 2007-06-04
• 公開（公告）號: CN101320969A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 楊財銘
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京市柳沈律師事務所
• 代理人: 葛寶成

技術領域

本發明涉及一種電壓位移模塊，特別涉及一種可用于使用不同偏壓的多種輸出入裝置的二段式電壓位移模塊。

背景技術

隨著集成電路的發展，在集成電路的工藝中，集成電路的體積大小正逐漸往下探底，因此使用于集成電路的偏壓也必須要適應體積大小逐漸遞減的工藝而同步縮減。在這樣的趨勢之下，以具有較小偏壓的集成電路驅動與聯具有較高偏壓的外接裝置的情況越來越多，然而，這些外接裝置通常不會隨著集成電路工藝的演進減少其偏壓，或是跟不上集成電路工藝遞減偏壓的腳步。此類的外接裝置包含了一般的輸出入(Input/Output，I/O)裝置。如以上所述，若直接以具有較低偏壓的集成電路來驅動與聯系具有較高偏壓的外接裝置時，以一般的手段是無法順利運作的。為了解決這樣的問題，在現有技術中會在集成電路內另外設置電壓位移電路，以將集成電路較小的偏壓轉換為適合外接裝置的較高偏壓來操作外接裝置。

然而，這樣的電壓位移電路也帶來了新的問題。首先，由于集成電路在工藝上不斷的縮小其體積，集成電路包含的金屬氧化物半導體場效應晶體管中柵極氧化層的厚度也會同步遞減，并造成柵極電壓的上限也逐漸降低，此是因超過上限的柵極電壓會引起金屬氧化物半導體場效應晶體管內柵極氧化層崩潰(gate?oxide?breakdown)的發生。再者，上述的電壓位移電路實質上只是提高了集成電路偏壓范圍的上限，而并沒有對偏壓范圍的下限做更動，換言之，該偏壓范圍只有數字邏輯1所代表的電壓被提高，但數字邏輯0所代表的電壓并沒有任何變動。舉例來說，將集成電路原本的偏壓范圍為0伏特至1.8伏特的提升到0伏特至3.3伏特，其中，數字邏輯1所代表的電壓由1.8伏特提升至3.3伏特以適應外接裝置，且數字邏輯0所代表的電壓即為0伏特。然而，當集成電路的偏壓范圍提升時，會使得其包含的金屬氧化物半導體場效應晶體管的柵極與源極電壓差極易造成柵極氧化層崩潰的現象，并造成柵極氧化層的永久性傷害。因此可知，現有技術在集成電路內設置電壓位移電路的作法仍然有需要改進的必要。若以0.18微米工藝下的金氧化晶體管而言，3.3伏特的電壓差相當容易導致柵極氧化層崩潰的現象。

請參閱圖1，其為一種現有技術中可增加電壓范圍上限的電壓位移電路100的示意圖。如圖1所示，電壓位移電路100包含一反邏輯運算放大器102，一第一N型金屬氧化物半導體場效應晶體管104，一第二N型金屬氧化物半導體場效應晶體管106，一第三N型金屬氧化物半導體場效應晶體管108，一第四N型金屬氧化物半導體場效應晶體管110，一第一P型金屬氧化物半導體場效應晶體管112，以及一第二P型金屬氧化物半導體場效應晶體管114。反邏輯運算放大器102的正偏壓端耦接一電壓源VDD1，負偏壓端接地，且輸入端耦接于一信號源Input。信號源Input的電壓大小在接地與電壓源VDD1的電位之間。第一N型金屬氧化物半導體場效應晶體管104的柵極耦接于反邏輯運算放大器102的輸出端，且源極接地。第二N型金屬氧化物半導體場效應晶體管106的柵極耦接于信號源Input，且源極接地。第三N型金屬氧化物半導體場效應晶體管108的源極耦接于第一N型金屬氧化物半導體場效應晶體管104的漏極，且柵極耦接于一電壓源VDD2。其中，電壓源VDD2的電位高于電壓源VDD1的電位。第四N型金屬氧化物半導體場效應晶體管110的源極耦接于第二N型金屬氧化物半導體場效應晶體管106的漏極，且柵極耦接于第三N型金屬氧化物半導體場效應晶體管108的柵極。第一P型金屬氧化物半導體場效應晶體管112的漏極耦接于第三N型金屬氧化物半導體場效應晶體管108的漏極，柵極耦接于第四N型金屬氧化物半導體場效應晶體管110的漏極，且源極耦接于一電壓源VDDIO。電壓源VDDIO的電位高于電壓源VDD2。第二P型金屬氧化物半導體場效應晶體管114的漏極耦接于第四N型金屬氧化物半導體場效應晶體管110的漏極，柵極耦接于第三N型金屬氧化物半導體場效應晶體管108的漏極，且源極耦接于電壓源VDDIO。