[發明專利]半導體裝置及其制造方法

無效

• 申請號: 200710108140.0
• 申請日: 2007-05-30
• 公開（公告）號: CN101083249A
• 公開（公告）日: 2007-12-05
• 發明（設計）人: 小林道弘;二階堂裕文;勝木信幸;川勝康弘
• 申請（專利權）人: 恩益禧電子股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L27/11;H01L21/768
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 鐘強;關兆輝

1.一種半導體裝置，其特征在于，在二個布線各自的下層部中具有接觸插塞，該接觸插塞形成為多珠串接形狀乃至狹縫狀，并且電連接上述二個布線。

2.根據權利要求1所述的半導體裝置，其特征在于，上述二個布線彼此分離，形成在同一層上。

3.根據權利要求1或2所述的半導體裝置，其特征在于，上述接觸插塞下具有金屬層。

4.根據權利要求1所述的半導體裝置，其特征在于，具有MIM電容元件，其由以下部分構成：上述二個布線中的一個布線；上述一個布線上配置的介電膜；和上述介電膜上配置的電極。

5.根據權利要求4所述的半導體裝置，其特征在于，上述介電膜及上述電極的端部延伸到上述二個布線之間的空間的中央附近。

6.根據權利要求4所述的半導體裝置，其特征在于，上述MIM電容元件，是形成SRAM單元的觸發電路的輸入輸出布線之間的電容。

7.一種半導體裝置，其特征在于，

具有：在基板上形成SRAM單元的第一區域；

相對預定的上述SRAM單元數而設置的電源懸掛部；

上述第一區域和上述電源懸掛部之間的第二區域；以及

從上述第一區域連續到上述電源懸掛部的嵌入布線，

上述第一區域、上述第二區域及上述電源懸掛部，在上述基板上在水平方向上連續。

8.一種半導體裝置的制造方法，其特征在于，包括以下步驟：

在層間絕緣膜上涂敷保護層后，通過中間掩模進行曝光及顯影，從而在上述保護層上形成多珠串接形狀乃至狹縫狀的圖案部，上述中間掩模具有以比圓形的接觸孔徑小的間距寬度排列了三個以上的接觸圖案；

以上述保護層為掩模，至少在上述層間絕緣膜上形成多珠串接形狀乃至狹縫狀的開口部；

在上述開口部上形成多珠串接形狀乃至狹縫狀的接觸插塞；以及

在含有上述接觸插塞的上述層間絕緣膜上形成互相分離的二個布線。

9.根據權利要求8所述的半導體裝置的制造方法，其特征在于，

包括：在絕緣膜上的預定區域中形成金屬層的步驟；和

在含有上述金屬層的絕緣膜上使層間絕緣膜成膜的步驟，

在使上述層間絕緣膜成膜后，涂敷上述保護層。

10.根據權利要求8或9及所述的半導體裝置的制造方法，其特征在于，

包括：在形成上述接觸插塞后形成第二層間絕緣膜的步驟；和

在上述第二層間絕緣膜上形成互相分離并且直至上述接觸插塞的二個開口部的步驟，

形成上述二個開口部后，在上述二個開口部中形成上述布線。

11.根據權利要求8或9所述的半導體裝置的制造方法，其特征在于，包括以下步驟：在上述二個布線中的一個布線上依次形成介電膜、電極，由此形成MIM電容元件。

12.根據權利要求8或9所述的半導體裝置的制造方法，其特征在于，

形成上述圖案部時，在其他布線及元件的一方或雙方上也形成第二圖案部，

形成上述開口部時，也形成通向上述其他布線及元件的一方或雙方的第二開口部，

形成上述接觸插塞時，在上述第二開口部中形成與上述其他布線及元件的一方或雙方連接的第二接觸插塞，

形成上述布線時，在上述第二接觸插塞上也形成第二布線。

13.根據權利要求1所述的半導體裝置，其特征在于，

上述接觸插塞在第一方向上具有與上述二個布線的距離對應的長度。

14.根據權利要求1所述的半導體裝置，其特征在于，

上述接觸插塞在與上述第一方向垂直的方向上至少具有兩個寬度。