[發明專利]線路組件

有效

• 申請號: 200710107580.4
• 申請日: 2007-05-21
• 公開（公告）號: CN101312174A
• 公開（公告）日: 2008-11-26
• 發明（設計）人: 羅心榮;楊秉榮
• 申請（專利權）人: 米輯電子股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/485;H01L25/00;H01L25/065
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司
• 代理人: 孫皓晨

技術領域

本發明涉及一種線路組件結構，特別是關于一種可以在芯片上進行雙打線制程的芯片結構。

背景技術

近年來，隨著半導體制程技術的不斷成熟與發展，各種高效能的電子產品不斷推陳出新，而集成電路(Integrated?Circuit，IC)組件的積集度(integration)也不斷提高。在集成電路組件的封裝制程中，集成電路封裝(IC?packaging)扮演著相當重要的角色，而集成電路封裝型態可大致區分為打線接合封裝(Wire?BondingPackage，WB)、貼帶自動接合封裝(Tape?Automatic?Bonding，TAB)與覆晶接合(FlipChip，FC)等型式，且每種封裝形式均具有其特殊性與應用領域。

然而當集成電路的尺寸更進一步的小型化時，集成電路上的金屬連接結構連接至其它的電路或系統時，在電路性能方面將逐漸會變成不利的沖擊，尤其是金屬連接結構的寄生電容與電阻增加時，將會嚴重地降低芯片工作性能，比如當金屬內聯機的寄生電容(parasitic?capacitance)與電阻增加，將意味著芯片效能的下降。其中，最值得關切的是沿著電源總線(power?buses)與接地總線(ground?buses)之間的壓降(voltage?drop)，以及關鍵訊號路徑的電阻電容延遲(RC?delay)。為了降低電阻，若是使用寬金屬線，將導致這些寬金屬線的寄生電容升高。

有鑒于此，本發明是針對上述的問題，提出一種線路組件的制程及其結構，有效克服現有技術的困擾。

發明內容

本發明的主要目的，是在提供一種線路組件，利用重配置線路(RDL)的方式，使芯片在疊設時以最大重疊面積重疊，進而使整體體積縮小。

本發明的另一目的，是在提供一種線路組件，利用聚合物凸塊取代現有的金屬凸塊，以大幅減少材料成本。

為實現上述目的，本發明采用的技術方案包括：

一種線路組件，其特征在于，包括：一第一半導體基底，所述的第一半導體基底具有至少一第一金屬接墊；一第一保護層，位于所述的第一半導體基底上，所述的第一保護層具有至少一開口暴露出所述的第一金屬接墊；一第一金屬層，位于所述的第一保護層上并電連接至所述的第一金屬接墊，所述的第一金屬層具有一第一打線接墊與一第二打線接墊；一第一打線導線，位于所述的第一打線接墊上連接至一第一外界電路；以及一第二打線導線，位于所述的第二打線接墊上連接至一第二外界電路。

為實現上述目的，本發明采用的技術方案包括：

一種線路組件，其特征在于，包括：一第一半導體基底，一第一保護層位于所述的第一半導體基底上，所述的第一保護層的至少一第一開口暴露出所述的第一半導體基底的一第一接墊，且一第一金屬層位于所述的第一保護層上并經由所述的第一開口連接所述的第一接墊，所述的第一金屬層包括數個第一打線接墊；一第二半導體基底，位于所述的第一半導體基底上并暴露出所述的第一半導體基底至少一側邊與所述的第一打線接墊，且一第二保護層位于所述的第二半導體基底上，所述的第二保護層的至少一第二開口暴露出所述的第二半導體基底的一第二接墊，且一第二金屬層位于所述的第二保護層上并經由所述的第二開口連接所述的第二接墊，所述的第二金屬層包括數個第二打線接墊；一第三半導體基底，位于所述的第二半導體基底上并暴露出所述的第二半導體基底至少一側邊與所述的第二打線接墊，且一第三保護層位于所述的第三半導體基底上，所述的第三保護層的至少一第三開口暴露出所述的第三半導體基底的一第三接墊，且一第三金屬層位于所述的第三保護層上并經由所述的第三開口連接所述的第三接墊，所述的第三金屬層包括數個第三打線接墊；一第四半導體基底，位于所述的第三半導體基底上并暴露出所述的第三半導體基底至少一側邊與所述的第三打線接墊，且一第四保護層位于所述的第四半導體基底上，所述的第四保護層的至少一第四開口暴露出所述的第四半導體基底的一第四接墊，且一第四金屬層位于所述的第四保護層上并經由所述的第四開口連接所述的第四接墊，所述的第四金屬層包括數個第四打線接墊；數個打線導線，位于所述的第一打線接墊、所述的第二打線接墊、所述的第三打線接墊與所述的第四打線接墊上，使所述的第一打線接墊與所述的第二打線接墊、所述的第二打線接墊與所述的第三打線接墊、所述的第三打線接墊與所述的第四打線接墊經由所述的打線導線相互連接；以及一外界電路，經由所述的打線導線連接至所述的第一打線接墊、所述的第二打線接墊、所述的第三打線接墊與所述的第四打線接墊至少其中之一上。

與現有技術相比較，本發明具有的有益效果是：不僅整體體積縮小，而且減少材料成本。