[發明專利]半導體器件及其制造方法

無效

• 申請號: 200710105055.9
• 申請日: 2007-05-22
• 公開（公告）號: CN101079410A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 川上勝
• 申請（專利權）人: 索尼株式會社
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/498;H01L21/48;H01L21/60
• 代理公司: 北京市柳沈律師事務所
• 代理人: 彭久云

技術領域

本發明涉及一種半導體器件，其在形成于襯底中的通孔內具有從基板的前面穿透到其背面的貫通互連，且具體而言涉及一種半導體器件，其中多個通互連形成于通孔內，以及制造該半導體器件的方法。

背景技術

為了縮小比如便攜設備的電子設備的尺寸、重量、功耗和成本，廣泛采用了系統封裝(SiP)技術，在SiP中多個芯片、無源元件等被組裝在一個封裝體內。

在實現SiP的三維(3D)安裝時，沿3D方向的連接在封裝體中通過芯片之間或芯片與插入襯底之間的引線鍵合來實現。然而，引線鍵合涉及以下的問題：(1)難于堆疊多個具有相同尺寸的芯片；(2)引線鍵合的較大的引線長度導致較高的電感，且由此使得難于保證芯片之間的高速信號傳輸；和(3)組裝在一個封裝中的大量的芯片或安裝于一個封裝內的邏輯LSI的大量的端子導致封裝中的數量大得多的互連，且因此使得難于通過引線鍵合實現連接。

在芯片之間的信號傳輸的速度上，SiP具有劣于芯片上系統(SoC)的缺點。在SoC中，所需的功能被集成在一個芯片半導體襯底上以實現數字設備的高性能、小尺寸和小重量。

在芯片之間的互連方法中，除了引線鍵合之外，還有倒裝片連接和由貫通電極的連接。在倒裝片連接中，使得芯片的電路面彼此面對且通過凸點彼此連接。貫通電極由將比如Cu的金屬埋入通孔中來形成，所述通孔從電路面(有源面)穿透芯片到其背面。在使用貫通電極的連接中，互連垂直形成于芯片中，且因此可以在芯片之間與在芯片和插入裝置之間實現經由最短距離的連接。因此，可以實現極短的互連長度，其允許縮短互連延遲時間。

已知通過三維堆疊半導體芯片形成的各種半導體器件。

在標題為“Si-穿透芯片的結構的革新”(英文為“revolution?in?thestructure?of?Si-penetrating?chips”，在Oct.10，2005發表的Nikki?Electronics(日文雜志)，p.81-99(摘要，第二部分中的圖1)，其后稱為非專利文獻1)的文獻中，有相關于Si穿透電極和無線通訊技術以實現穿透芯片的傳輸路徑的描述。

就粗略分類而言，通孔的形成包括用于在Si襯底中開口的干法蝕刻步驟和用導電材料(例如，Cu、W或多晶硅)填充開口的電極形成步驟。將微處理技術應用于開口可以形成具有幾毫米直徑的小通孔。

引線鍵合和倒裝片連接所涉及的限制在于互連的數量和可以彼此連接的芯片的數量。相反，在采用貫通電極的連接中，多個芯片可以經由幾千個貫通電極連接。因此，可以實現芯片之間的提高的信號傳輸速度，其可以消除現存的SiP的缺點。

在標題為“堆疊的半導體集成電路及其制造方法”(英文為“Stackedsemiconductor?integrated?circuit?and?method?for?manufacturing?the?same”)的日本專利特開昭59-222954(其后稱為專利文獻1)中的一權利要求披露了通過堆疊至少兩個有源基板而獲得的集成電路，其中元件組形成于半導體基板的至少一個主面上。該集成電路的特點在于，用于有源基板的連接部分由彼此面對的焊料焊盤和中間焊料層形成，和其內壁由絕緣膜和導電膜覆蓋的通孔設置于焊料焊盤的至少一側。

標題為“半導體器件”(英文為“Semiconductor?device”)的日本專利特開平5-63137(其后稱為專利文獻2，第0011到0020段)包括以下的描述。

專利文獻2的發明旨在提供一種芯片上芯片(chip-on-chip)結構，對于其在芯片的堆疊中對準容易且允許堆疊大量的芯片。

根據專利文獻2，其目的通過由堆疊多個半導體芯片而獲得的半導體器件來實現。在該器件中，芯片具有在其前面和背面上的電極，且電極經由穿透芯片的通孔彼此連接。芯片貫通電極彼此連接。

在專利文獻2的發明中，經由穿透芯片的通孔連接到用于芯片之間的互連的電極的電極形成于芯片的前面上。這允許大量的芯片被堆疊，從而使得芯片的前面和前面、芯片的前面和背面、以及芯片的背面和背面彼此面對。

因為用于芯片之間的互連的電極存在于芯片的兩個面上，對于芯片的前面和背面的每個組合，芯片位置的對準容易，且因此允許大量芯片的堆疊。