[發明專利]穩定性得到提高的靜態隨機存取存儲器單元及其形成方法

有效

• 申請號: 200710104461.3
• 申請日: 2007-04-23
• 公開（公告）號: CN101064189A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: S·V·科索諾基;A·巴夫納加爾瓦拉;K·P·羅德貝爾;S·普魯肖特哈曼
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/417
• 代理公司: 北京市中咨律師事務所
• 代理人: 于靜;李崢

技術領域

本發明涉及用于集成電路的存儲器單元，更具體地說，涉及用于靜態隨機存取存儲器的存儲器單元。

背景技術

一種用于互補金屬-氧化物-半導體(CMOS)靜態隨機存取存儲器(SRAMs)的典型的六晶體管存儲器單元包括兩個聯合起來存儲一位信息的交叉耦合的數字反相器和位于所述存儲器單元兩邊用來將該存儲器單元連接到兩條位線的兩個存取晶體管。通常，存儲器單元的存儲態(即，“邏輯0”或“邏輯1”)被存儲在一個數字反相器的輸出端，而另一個數字反相器的輸出端則是這個存儲態的反信號或互補信號。所述存取晶體管在存儲器單元沒有被存取的時候保護存儲器單元中所存儲的值。

圖1顯示了一個常規的六晶體管CMOS?SRAM存儲器單元100。該存儲器單元包括一個第一數字反相器110，它含有NFET?N1和PFET?P1。這個第一數字反相器的輸入端在NFET?N1和PFET?P1的柵極之間的連接部處，其輸出端在存儲節點S1處。所述存儲器單元也包括一個第二數字反相器120，它含有NFET?N2和PFET?P2，其輸入端在NFET?N2和PFET?P2的柵極之間的連接部處，其輸出端在存儲節點S2處。存儲節點S1被連接到NFET?N2和PFET?P2的柵極上，而存儲節點S2被連接到NFET?N1和PFETP1的柵極上，呈交叉耦合的配置。在“讀”模式操作期間，位線BL1和BLN1初始被預充電為高邏輯態電壓(例如，電源電壓VDD)，然后被設置為高阻態。然后，字線WL1被激活，存取晶體管N3和N4被打開，使得數字反相器的輸出端的電壓可以被讀出。根據存儲器單元的存儲的狀態，所述數字反相器能夠使位線BL1或者位線BLN1對地放電。因此，在“讀”模式操作中，存儲器單元中的數字反相器驅動位線。位線BL1和位線BLN1的狀態隨后由外部邏輯電路所決定，以決定存儲器單元的存儲狀態。

為了把新數據寫入存儲器單元110，激活外部驅動器來驅動位線BL1和BLN1到針對存儲節點S1和S2的預期的存儲值，同時字線被設定為“高”，存取晶體管N3和N4被打開。位線BLN1上的電壓與位線BL1上的電壓互補。因為外部驅動器比SRAM存儲器單元中所用的小晶體管大很多，它們很容易將交叉耦合的數字反相器110、120的先前的狀態覆蓋(override)。

SRAM集成電路的設計者和制造商的目標是連續不斷地減小SRAM存儲器單元在集成電路上所占據的面積。這樣，SRAM存儲器電路可以被制作得運行得更好并且更便宜。然而可惜的是，常規SRAM存儲器單元的大小被減小得越多，形成存儲器單元的CMOS晶體管之間閾值電壓的失配給存儲器單元帶來問題的可能性就越大。CMOS晶體管的閾值電壓通常是摻雜分布、電介質厚度、電介質中俘獲的電荷、以及其它因素的函數。當技術上縮小尺寸時，這些因素愈加變得更難控制。結果是，同一個SRAM存儲器單元內的CMOS晶體管的閾值電壓會很容易地發生顯著的失配。

這些閾值電壓的失配反過來會在“讀”模式操作期間在SRAM存儲器單元內引起不穩定的發生。假設，例如，存儲器單元100的存儲節點S1為低邏輯態電壓(例如，接地)，NFET?N1有一個異常高的閾值電壓，而存取晶體管N3有一個異常低閾值電壓。如前面所提到的，在“讀”模式操作期間，在字線WL1打開存取晶體管N3和N4之前，位線BL1和BLN1初始被預充電到一個高邏輯態電壓(例如，VDD)。在打開存取晶體管N3、N4之后，NFET?N1的高閾值電壓和存取晶體管N3的低閾值電壓可以引起存儲節點S1的電壓在被連接到位線BL1時發生短暫的尖峰。這個電壓尖峰可以足夠地高且快，能在存儲節點S2處所存儲的值有機會被讀出之前就翻轉存儲節點S2處所存儲的電壓電平。這會導致SRAM存儲器單元失去其合適的存儲狀態，并導致讀錯誤的發生。僅僅增加讀時間并不能糾正這個穩定性問題，因為存儲器單元在讀模式序列開始的時候就失去了其合適的存儲狀態。

閾值電壓失配的其它組合能夠在常規的SRAM存儲器單元中引起類似的“讀”模式操作的失敗。結果，就需要一種SRAM存儲器單元的設計來克服這些類型的失效。

發明內容

本發明通過提出一種新的SRAM存儲器單元設計從而解決了前述的需求，該設計對于形成存儲器單元的各晶體管之間閾值電壓的失配所導致的讀模式操作不穩定性有抵抗能力。所述新存儲器單元部分地通過在所述存儲器單元中的各數字反相器之間形成高阻反饋連接而工作。有利的是，這些高阻反饋連接使所述單元邏輯與像上述的那些翻轉事件隔離。