[發明專利]獲得在分割襯底上制造的半導體器件的高質量邊界的方法

有效

• 申請號: 200710104428.0
• 申請日: 2007-04-20
• 公開（公告）號: CN101290908A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 王立;江風益
• 申請（專利權）人: 晶能光電（江西）有限公司
• 主分類號: H01L21/784
• 分類號: H01L21/784;H01L27/00
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

技術領域

本發明涉及一種用于半導體器件制造的技術。更具體而言，本發明涉及一種通過對在分割襯底(partitioned?substrate)的隔離臺面上形成的半導體器件的側壁進行刻蝕來提高器件質量的方法。

背景技術

期望固態發光器件引領下一代的照明技術。高亮度發光二極管(HB-LED)的應用范圍逐漸增加，從用于顯示器件的光源到用于常規照明來代替電燈泡。同時，固態激光器繼續發光而作為許多關鍵技術領域發展的驅動力，從光數據存儲，到光通信網絡，再到醫療應用。

近年來，逐漸出現了對短波長發光器件的需求，諸如藍光和UVLED以及二極管激光器。這些短波長發光器件通常是基于寬帶隙半導體材料，諸如基于氮化物的In_xGa_yAl_1-x-yN(0≤x≤1，0≤y≤1)和基于氧化鋅的Zn_xMg_yCd_1-x-yO(0≤x≤1，0≤y≤1)材料，它們在全世界范圍內進行著廣泛的研究。具體而言，近來對基于氮化物的LED和激光器的成功研發不僅將發光光譜擴展到綠色、藍色和紫外區域，而且可以實現高發光效率、低功耗和長的操作壽命。

然而，在商業上無法大量獲得基于GaN的單晶襯底。因而，通常使用諸如硅(Si)、藍寶石(Al₂O₃)、砷化鎵(GaAs)和碳化硅(SiC)之類的其它襯底材料作為用于基于GaN的半導體器件的外延生長的支撐襯底。在襯底和半導體器件之間的異質性引起不可避免的晶格常數和熱膨脹系數的失配。結果，這些基于氮化物的半導體器件的質量，諸如發光效率和可靠性，會顯著地受到這些失配的影響。具體而言，上述的失配可以在外延層中引起高密度的位錯和較大的面內應力，這又會導致器件質量惡化且很可能引起多層結構的裂化。

已經開發了一些技術來有效地減小由于晶格常數失配而引起的位錯密度，例如，通過在異質的襯底和外延半導體層之間使用緩沖層，或通過使用側向外延生長(ELOG)技術。然而，這些技術在消除由上述失配所引起的應力方面仍存有缺陷，且外延半導體層中的裂化在制造過程中依然是一個嚴重的問題。

最近提出的一種技術通過將大晶片“分割”成各個獨立的臺(platform)而可以有效地減少面內應力。應注意的是，將晶片“分割”指的是在不破壞晶片的情況下，在晶片表面上進行構圖并形成交叉溝槽的工藝。典型地，在平坦的襯底表面上進行構圖并形成深溝槽(例如，通過刻蝕襯底)，這樣將襯底表面劃分成由溝槽圍繞的隔離的“島”。接著，在分割襯底上制造半導體多層結構，并在隔離的單個單元的臺上形成各個器件。因為應力與表面區域成比例，所以可顯著地減少并限制每個隔離器件中的應力。

在這些各個淀積臺上生長半導體多層結構也產生了問題。每個臺對應于用于膜生長的相對受限的區域，且每個臺的邊界會對邊界附近的多層結構具有不利影響。

因此，需要一種方法和裝置以獲得在隔離臺上制造的多層半導體器件的高質量邊界，而不引起上述的問題。

發明內容

本發明的一個實施例提供一種用于獲得在溝槽分割襯底上制造的各個多層結構的高質量邊界的工藝。在操作期間，該工藝獲得溝槽分割襯底，其中該襯底的表面被分成由溝槽陣列分隔的隔離淀積臺的陣列。然后，該工藝在淀積臺中的一個上形成多層結構，該層結構包括第一摻雜層、有源層和第二摻雜層。然后，該工藝去除多層結構的側壁。

在此實施例的一個變型中，該工藝通過使用干法刻蝕工藝、濕法刻蝕工藝或干法刻蝕和濕法刻蝕工藝的組合來刻蝕側壁，以去除多層結構的側壁。

在此實施例的又一變型中，在刻蝕側壁之前，該工藝利用掩膜層來保護多層結構的非邊界表面，由此只將多層結構的邊界區域暴露給隨后的刻蝕工藝。

在又一變型中，所暴露的邊界寬度在2μm至50μm之間。

在又一變型中，如果使用干法刻蝕工藝，該工藝控制干法刻蝕工藝以至少刻蝕穿(etch?through)多層結構的有源層，其中干法刻蝕工藝垂直于多層結構而進行。

在又一變型中，干法刻蝕工藝為感應耦合等離子體(ICP)刻蝕。

在又一變型中，濕法刻蝕工藝使用基于H₃PO₄的刻蝕劑。

在又一變型中，基于H₃PO₄的刻蝕劑被加熱到高于100℃的溫度。