[發明專利]獲得在分割襯底上制造的半導體器件的高質量邊界的方法

有效

• 申請號: 200710104428.0
• 申請日: 2007-04-20
• 公開（公告）號: CN101290908A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 王立;江風益
• 申請（專利權）人: 晶能光電（江西）有限公司
• 主分類號: H01L21/784
• 分類號: H01L21/784;H01L27/00
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

1.一種用于獲得在溝槽分割襯底上制造的各個多層結構的高質量邊界的方法，包括：

獲得溝槽分割襯底，其中將所述襯底的表面分成由溝槽陣列分隔的多個隔離淀積臺的陣列；

在所述淀積臺中的一個上形成多層結構，所述多層結構包括第一摻雜層、有源層和第二摻雜層；以及

去除所述多層結構的側壁。

2.根據權利要求1的方法，其中去除所述多層結構的側壁包括使用以下工藝中的一種來刻蝕所述側壁：

干法刻蝕工藝；

濕法刻蝕工藝；以及

干法刻蝕和濕法刻蝕組合的工藝。

3.根據權利要求2的方法，其中在刻蝕所述側壁之前，所述方法還包括：利用掩膜層來保護所述多層結構的非邊界表面，由此只將所述多層結構的所述邊界區域暴露給隨后的刻蝕工藝。

4.根據權利要求3的方法，其中暴露的邊界寬度在2μm至50μm之間。

5.根據權利要求2的方法，其中如果使用干法刻蝕工藝，則所述方法還包括控制所述干法刻蝕工藝以至少刻蝕穿所述多層結構的所述有源層，其中所述干法刻蝕工藝垂直于所述多層結構而進行。

6.根據權利要求2的方法，其中所述干法刻蝕工藝是感應耦合等離子體(ICP)刻蝕。

7.根據權利要求2的方法，其中所述濕法刻蝕工藝包括使用基于H₃PO₄的刻蝕劑。

8.根據權利要求7的方法，其中所述方法包括將所述基于H₃PO₄的刻蝕劑加熱到高于100℃的溫度。

9.根據權利要求2的方法，其中從所述多層結構的下側執行所述刻蝕工藝，且其中所述方法進一步包括：

將支撐結構鍵合到所述多層結構的頂側；

去除所述溝槽分割襯底以暴露所述多層結構的下側，其中所述多層結構附連到所述支撐結構；

對所述多層結構的下側進行構圖，以暴露所述多層結構的不合需要的邊界區域；以及

去除與所述不合需要的邊界區域對應的所述多層結構的側壁。

10.根據權利要求9的方法，其中去除所述多層結構的所述側壁包括使用基于H₃PO₄的刻蝕劑來濕法刻蝕所述側壁。

11.如權利要求10的方法，其中所述方法包括將所述基于H₃PO₄的刻蝕劑加熱到高于100℃的溫度。

12.一種半導體器件，通過用于生產在溝槽分割襯底上制造的各個多層結構的高質量邊界的工藝而獲得，所述工藝包括：

獲得溝槽分割襯底，其中所述襯底的表面被分成由溝槽陣列分隔的多個隔離淀積臺的陣列；

在所述淀積臺中的一個上形成多層結構，所述多層結構包括第一摻雜層、有源層和第二摻雜層；以及

去除所述多層結構的側壁。

13.根據權利要求12的半導體器件，其中去除所述多層結構的側壁包括使用以下工藝中的一種來刻蝕所述側壁：

干法刻蝕工藝；

濕法刻蝕工藝；以及

干法刻蝕和濕法刻蝕組合的工藝。

14.根據權利要求13的半導體器件，其中在刻蝕所述側壁之前，所述工藝還包括：利用掩膜層來保護所述多層結構的非邊界表面，由此只將所述多層結構的所述邊界區域暴露給隨后的刻蝕工藝。

15.根據權利要求14的半導體器件，其中暴露的邊界寬度在2μm至50μm之間。

16.根據權利要求13的半導體器件，其中如果使用干法刻蝕工藝，則所述方法還包括控制所述干法刻蝕工藝以至少刻蝕穿所述多層結構的所述有源層，其中所述干法刻蝕工藝垂直于所述多層結構而進行。

17.根據權利要求13的半導體器件，其中所述干法刻蝕工藝是感應耦合等離子體(ICP)刻蝕。

18.根據權利要求13的半導體器件，其中所述濕法刻蝕工藝包括使用基于H₃PO₄的刻蝕劑，并將所述基于H₃PO₄的刻蝕劑加熱到高于100℃的溫度。