[發明專利]柵介電層的制造方法

有效

• 申請號: 200710104426.1
• 申請日: 2007-04-20
• 公開（公告）號: CN101290909A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 倪志榮;韓敬仁;羅文勛
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/8234;H01L21/31;H01L21/311
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 田野

技術領域

本發明是有關于一種半導體組件的制造方法，且特別是有關于一種柵介電層的制造方法。

背景技術

隨著集成電路領域的快速發展，高效能、高積集度、低成本、輕薄短小已成為電子產品設計制造上所追尋的目標。

將高壓組件與低壓組件整合在同一芯片上，是可以達到上述要求的一種方法。例如使用低壓組件來制造控制電路，使用高壓組件來制造可程序化只讀存儲器(Electrically?Programmable?Read-Only?Memory；EPROM)、閃存(Flash?Memory)或是液晶顯示器的驅動電路等等。

然而，為了能夠承受較高的崩潰電壓(breakdown?voltage)，高壓組件中柵氧化層的厚度往往需要大于200埃，遠遠厚于低壓組件中柵氧化層的厚度。這么一來，將使得高壓組件與低壓組件的整合工藝當中，出現種種難題。

圖1A至圖1C是繪示公知柵氧化層的制造流程剖面圖。請先參照圖1A，基底100具有高壓組件區102與低壓組件區104，基底100中設置有隔離結構110。基底100上設置有一層高壓柵氧化層120，且高壓組件區102的高壓柵氧化層120上設置有一層光致抗蝕劑層130。

接著，請參照圖1B，以濕式蝕刻工藝移除低壓組件區104的高壓柵氧化層120，裸露出基底100。濕式蝕刻工藝所使用的蝕刻劑會侵蝕隔離結構110，而于隔離結構110與基底100的交界處形成凹穴(divot)115。

然后，請參照圖1C，移除光致抗蝕劑層130，并且利用熱氧化法于基底100上形成低壓柵氧化層140。由于前述凹穴115的存在，隔離結構110邊角周圍部分的凹穴115會影響硅基底100的氧化速率，使得隔離結構110與基底100的交界處所形成的低壓柵氧化層140的厚度會比較薄，造成厚度不均的問題，亦即所謂的柵氧化層薄化(gate?oxide?thinning)。這種現象會降低柵氧化層的可靠度(reliability)，造成組件崩潰總電荷、崩潰電壓、起始電壓等電性上的問題，為半導體工藝中所不樂見。

發明內容

有鑒于此，依照本發明提供實施例的目的就是在提供一種柵介電層的制造方法，可以降低隔離結構側蝕的問題，避免低壓柵介電層薄化的現象發生。

本發明提出一種柵介電層的制造方法，包括提供一基底，基底包括高壓組件區與低壓組件區，且基底中已形成有多個隔離結構，這些隔離結構凸出于基底。之后于基底上形成一層高壓柵介電層，然后于高壓組件區的高壓柵介電層上形成保護層。接著，進行干式蝕刻步驟，移除低壓組件區的部分高壓柵介電層。繼而進行濕式蝕刻步驟，移除低壓組件區剩余的高壓柵介電層。而后，移除保護層，并且于低壓組件區的基底上形成一層低壓柵介電層。

依照本發明的實施例所述的柵介電層的制造方法，其中于濕式蝕刻步驟之后，隔離結構與基底表面的交界處高于基底的轉角表面。

上述柵介電層的制造方法，先進行干式蝕刻步驟，再進行濕式蝕刻步驟，通過減少濕式蝕刻劑的用量，以避免隔離結構側壁的蝕刻凹陷問題，如此一來，后續低壓柵介電層便不會因此而產生薄化的現象，進而可以提高低壓柵介電層的可靠度。

附圖說明

圖1A至圖1C是繪示公知柵氧化層的制造流程剖面圖。

圖2A至圖2D是繪示本發明一實施例的一種柵介電層的制造流程剖面圖。

符號說明：

100、200：基底????????102、202：高壓組件區

104、204：低壓組件區??110、210：隔離結構

115：凹陷?????????????120：高壓柵氧化層

130：光致抗蝕劑層?????140：低壓柵氧化層

215：交界處???????????220：高壓柵介電層

230：保護層???????????240：低壓柵介電層

具體實施方式

為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下。

圖2A至圖2D是繪示本發明一實施例的一種柵介電層的制造方法。