[發明專利]多處理器系統

有效

• 申請號: 200710103959.8
• 申請日: 2007-05-17
• 公開（公告）號: CN101127028A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 植木俊和;石冢孝治;畑井田誠;山本崇史;細川由佳;大脅威;伊藤大介
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/16
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺

技術領域

本發明涉及一種多處理器系統，其具有通過全局地址交叉開關而彼此連接并包括CPU和存儲器的多個系統板，并通過向全局地址交叉開關輸入數據來均勻地將處理分配給所有的CPU。更具體地，本發明涉及一種能夠實現減少存儲器讀取等待時間的多處理器系統。

背景技術

如圖9中所示，對稱多處理器(SMP)具有多個系統板(SB)和多個IO單元(IOU)，其中多個SB中的每一個包括CPU和存儲器，多個IO單元通過全局地址交叉開關和全局數據交叉開關與多個SB連接。該對稱多處理器采用平行處理系統，所述平行處理系統具有這樣的特點，即均勻地且平等地向所有CPU分配處理。

當CPU請求數據時，對稱多處理器利用全局地址交叉開關收集信息(這些信息將成為下文描述的本地映射(local?cast)的對象)。這些信息包括如下信息：數據存在于哪個存儲器中、數據存在于哪個CPU的高速緩存中、CPU高速緩存上的數據是否被CPU重寫、在將數據發送到請求源處的CPU所必需的資源(隊列等)是否用盡、是否通過先前命令對數據重寫以及對數據的訪問是否存在彼此競爭。基于這些信息，對稱多處理器指示對各系統板采用何種類型的處理，以進行以下處理，即使數據請求源處的CPU獲取所請求的數據。

包括SMP的多處理器系統將各CPU請求的數據地址輸入至全局地址交叉開關，并利用全局地址交叉開關仲裁地址，以確定用以處理在該地址處的數據的系統板。多處理器系統將確定結果通知給各系統板，以均勻地且平等地向所有CPU分配處理。

參照圖10說明在SMP中包括的多個系統板的每一個中運行的存儲器讀取處理。

當CPU1發出用以指定在存儲器2中存在的數據地址的讀請求時，該地址經由主地址隊列4被輸入至全局地址交叉開關8。從全局地址交叉開關8將該地址作為探測地址(snoop?address)通知給數據管道3，其中數據管道3包括在多個系統板的每一個中。因此，由CPU1發出的地址被返回至具有系統板的數據管道3，其中所述系統板安裝有讀請求源處的CPU1。

響應該通知，在具有讀請求源處的CPU1的系統板中包括的數據管道3推測性執行一讀命令，該讀命令指定從全局地址交叉開關8通知的探測地址作為存儲器讀取地址。

響應該讀命令的推測性執行，該存儲器讀取地址在從屬存儲器讀取地址隊列5中排隊。根據所述排隊，從存儲器2被讀取數據。該數據在從屬存儲器讀取數據隊列6中排隊并等待來自數據管道3的指示。

另一方面，在讀命令的推測性執行之后，數據管道3收集上述信息以使其成為本地映射對象并將上述信息本地映射至全局地址交叉開關8，其中數據管道3包括在具有讀請求源的CPU1的系統板中。

響應本地映射，全局地址交叉開關8收集來自各系統板的上述信息。全局地址交叉開關8在總體上進行檢查(例如，CPU高速緩存檢查、地址忙碌檢查和系統資源用盡檢查)，以確定是否要采用由數據管道3執行的讀命令的推測性執行，以及是否需要重復該讀命令，其中數據管道3包括在具有讀請求源處的CPU1的系統板中。全局地址交叉開關8將確定結果全局映射至包括在所有系統板中的各數據管道3。

響應全局映射，基于來自全局地址交叉開關8的通知，包括在具有讀請求源處的CPU1的系統板中的數據管道3指示從屬存儲器讀取數據隊列6，將排隊的數據發送給CPU1，以使從屬存儲器讀取數據隊列6將所述數據排隊至主存儲器讀取數據隊列7。數據管道3也指示從屬存儲器讀取數據隊列6丟棄已排隊的數據。此外，在指示從屬存儲器讀取數據隊列6丟棄數據期間，數據管道3指示主地址隊列4重復該讀命令。

以這種方式，包括SMP的多處理器系統將由各CPU請求的數據地址輸入至全局地址交叉開關，并利用全局地址交叉開關對該地址進行仲裁以確定用以處理該地址的數據的系統板。多處理器系統將確定結果通知給各系統板，以均勻地且平等地向所有CPU分配處理。

在本發明中，如下文所說明的，包括SMP的多處理器系統實現了存儲器讀取等待時間的減少，從而實現了系統處理性能的提高。作為與本發明相關的傳統技術，例如在日本專利公開No.2001-184321中描述的發明。

在包括具有大尺寸高速緩存的CPU的系統中，存儲器讀取等待時間實際影響系統的處理性能。當等待時間短時，系統的處理性能得到提高。

包括SMP的多處理器系統具有這樣的特點：即能夠從具有相等等待時間的各節點讀出來自存儲器的數據。然而，物理上近似于多處理器系統的存儲器的讀取等待時間要差于非SMP結構的小尺寸多處理器系統的讀取等待時間。