[發明專利]多處理器系統

有效

• 申請號: 200710103959.8
• 申請日: 2007-05-17
• 公開（公告）號: CN101127028A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 植木俊和;石冢孝治;畑井田誠;山本崇史;細川由佳;大脅威;伊藤大介
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/16
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺

1.一種多處理器系統，其具有經由全局地址交叉開關彼此連接的多個系統板，在所述多個系統板的每一個中包括CPU和存儲器，并且該多處理器系統通過向該全局地址交叉開關輸入地址來均勻地將處理分配給所有的CPU，該系統包括：

判斷單元，其判斷從CPU發出的讀命令是否為對該CPU所在的系統板上的存儲器的讀命令，該讀命令要被輸入至該全局地址交叉開關；以及

執行單元，其在該判斷單元斷定該讀命令為對該CPU所在的系統板上的存儲器的讀命令的情況下，基于從該全局地址交叉開關通知的地址在全局訪問之前推測性執行該讀命令。

2.一種多處理器系統，其具有通過全局地址交叉開關彼此連接的多個系統板，在所述多個系統板的每一個中包括CPU和存儲器，并且所述多處理器系統通過向該全局地址交叉開關輸入地址來均勻地將處理分配給所有的CPU，該系統包括：

設定單元，其設定為在CPU上設置的數據隊列中對從存儲器讀取的數據進行排隊，而不在該存儲器上設置的數據隊列中對數據進行排隊；以及

指示單元，其基于來自該全局地址交叉開關的通知，指示在該CPU上設置的數據隊列丟棄該數據或發送該數據至該CPU。

3.一種多處理器系統，其具有通過全局地址交叉開關彼此連接的多個系統板，在所述多個系統板的每一個中包括CPU和存儲器，并且所述多處理器系統通過向該全局地址交叉開關輸入地址來均勻地將處理分配給所有的CPU，該系統包括：

判斷單元，其判斷從CPU發出的讀命令是否為對該CPU所在的系統板上的存儲器的讀命令，該讀命令要被輸入至該全局地址交叉開關；

執行單元，其在該判斷單元斷定該讀命令為對該CPU所在的系統板上的存儲器的讀命令的情況下，基于從該全局地址交叉開關通知的地址在全局訪問之前推測性執行該讀命令；

設定單元，其設定為在CPU上設置的數據隊列中對從存儲器讀取的數據進行排隊，而不在該存儲器上設置的數據隊列中對數據進行排隊；以及

指示單元，其基于來自該全局地址交叉開關的通知，指示該CPU上設置的數據隊列丟棄該數據或發送該數據至該CPU。

4.根據權利要求3所述的多處理器系統，其中在該執行單元推測性執行該讀命令的情況下，該設定單元設定為在CPU上設置的數據隊列中對從存儲器讀取的數據進行排隊。

5.根據權利要求3所述的多處理器系統，還包括：

暫時停止單元，在與存儲器設置上的數據隊列和CPU上設置的數據隊列連接的總線處于忙碌狀態的情況下，該暫時停止單元暫時停止由該執行單元對該讀命令的推測性執行。

6.根據權利要求3所述的多處理器系統，還包括：

取消單元，其在與存儲器上設置的數據隊列和CPU上設置的數據隊列連接的總線處于忙碌狀態的情況下，暫時取消由該設定單元所做的設定，以進行用于在該存儲器上設置的數據隊列中對從存儲器讀出的數據排隊的設定。

7.根據權利要求1或3所述的多處理器系統，還包括：

暫時停止單元，其在頻繁重復讀命令的推測性執行的情況下，暫時停止該讀命令的推測性執行。

8.根據權利要求1或3所述的多處理器系統，還包括：

停止單元，其在讀命令的推測性執行的重復次數超過指定次數的情況下，停止該讀命令的推測性執行。

9.根據權利要求1或3所述的多處理器系統，其中，該判斷單元使用預定讀命令作為判斷對象來判斷從CPU發出的讀命令是否為對該CPU所在的系統板上的存儲器的讀命令。

10.根據權利要求9所述的多處理器系統，其中該判斷單元使用如下讀命令作為該預定讀命令，即該讀命令所請求的數據在存儲器中出現的可能性高。