[發明專利]一種薄膜晶體管結構及其制備方法

有效

• 申請號: 200710100342.0
• 申請日: 2007-06-08
• 公開（公告）號: CN101320737A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 薛建設;林承武;梁珂
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/786;H01L21/84;H01L21/336;G02F1/1362;G02F1/1368
• 代理公司: 北京同立鈞成知識產權代理有限公司
• 代理人: 劉芳

技術領域

本發明涉及薄膜晶體管液晶顯示器(TFT?LCD)器件結構及其制造方法，尤其涉及TFT?LCD陣列基板中的薄膜晶體管結構及其制備方法。

背景技術

薄膜晶體管(TFT)在LCD顯示器件中是作為開關元件使用的。目前大多數TFT?LCD的制造廠商采用的底柵式TFT結構如圖1所示。該結構主要是由如下各個層構成：玻璃基板100、依次形成在玻璃基板上的柵極200；柵絕緣層300；半導體層400；摻雜半導體層500；源漏電極700；鈍化層800；像素電極層900。這種TFT的制備工藝如下：

1、利用磁控濺射的方法在基體(一般是玻璃或者單晶硅圓)上沉積一層金屬薄膜，目前沉積該金屬薄膜的靶材以Al和Al合金為主，如果在制備IC時也用到其它金屬和合金，再利用光刻和刻蝕的方法制備形成柵線和柵電極圖形。

2、利用化學氣相沉積法(CVD)制備出SiNx或者SiOxNy薄膜層作為柵絕緣層，在柵絕緣層之上再利用CVD的方法同時沉積出半導體層(如：a-Si層)和摻雜半導體層(如：N+a-Si層)，利用光刻和干法刻蝕的工藝形成硅島和一定的導電的溝道。

3、利用磁控濺射的方法在摻雜半導體層上沉積一層金屬層，利用光刻和刻蝕的方法形成源漏電極，制備該源漏電極所用的材料包括Mo、Cr、Ti和MoW等高熔點的稀有技術或者合金，形成的該源漏電極分別和摻雜半導體層形成良好的接觸。

4、利用CVD方法沉積一層鈍化層(如：SiOxNy)，利用光刻和刻蝕的工藝制備出溝道保護層，同時在保護層上刻蝕形成過孔。

5、利用磁控濺射的方法沉積像素電極層(如：ITO導電薄膜)，利用光刻和刻蝕工藝形成像素電極圖形，同時使像素電極通過過孔和漏電極連接。

由以上工藝形成的TFT結構具有如下特點：結構簡單，易于制備；每一層形成圖形所用的工藝比較簡單；良品率較高；可以采用6mask、5mask、4mask、甚至3mask工藝都能夠完成，而且設備不需要進行改變。

但是隨著TFT?LCD電視市場需求不斷擴大，生產線代數不斷增加，面板的尺寸越來越大，因此用作電視的面板要求不同于作為電腦顯示器的面板要求。例如面板尺寸的增加使柵線和源漏電極公共線長度增加，同時總線電阻增大，就可能產生信號延遲問題，引起諸如：X方向串擾(x-talk)以及橫線方向亮度不均(H-dim)等問題。因此，利用以上工藝進行大尺寸電視用屏時，需要解決以上問題。

對于大尺寸電視用屏，源漏電極公共線目前取代象Mo、Cr等高電阻難熔金屬或者合金的是Al或者Al合金，但是由于Al與N+層的接觸不太好，功函數相差比較大，首先必須在底層要沉積一層薄的Mo層作為過渡層；同時為了解決像素電極和Al的接觸不良的問題，需要在Al層的上面再沉積一層薄的Mo層，這樣不但解決了同ITO接觸電阻大的問題而且還解決了純Al在受熱過程中的小丘(Hillock)問題。但是如果采用這種三明治的結構又會產生如下不足：

1、引起刻蝕方面的問題，例如源漏電極斷線，原因是中間層的Al金屬和底部以及頂部Mo金屬腐蝕速度有差異。

2、降低了產能，因為需要沉積兩種金屬，而且還需沉積三層，和沉積一種金屬相比，增加了沉積時間。

3、增加了成本，由于目前市場價格Mo的價格遠高于Al的價格。

發明內容

本發明的目的是針對現有技術的缺陷，提供一種TFT?LCD的薄膜晶體管結構及其制備方法，通過變更源漏電極的結構及其制造方法，克服源漏電極斷線缺陷，并同時提高產能，降低生產成本降低。

為了實現上述目的，本發明提供一種薄膜晶體管結構，包括：基板，形成在所述基板上的柵極、柵絕緣層、半導體層、摻雜半導體層、源漏電極、鈍化層和像素電極，其中像素電極同源漏電極的漏極端相連接，其中在所述摻雜半導體層上部及所述源漏電極的下方設置有SiNx或者SiOxNy層；所述SiNx或者SiOxNy層的厚度為8-15nm。

上述方案中所述源漏電極的材料優選為鋁合金，包括兩元鋁合金和多元鋁合金。

為了實現上述目的，本發明同時提供一種薄膜晶體管結構的制造方法，包括：

步驟1，提供一基板，在所述基板上利用磁控濺射的方法沉積一層金屬薄膜，利用光刻和刻蝕的方法制備形成柵電極圖形；

步驟2，在完成步驟1的基板上利用化學氣相沉積法依次沉積柵絕緣層，半導體層和摻雜半導體層；