[發明專利]復用并行總線接口和閃速存儲器接口

無效

• 申請號: 200710097198.X
• 申請日: 2007-04-12
• 公開（公告）號: CN101055552A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: D·哈里曼
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;梁永

1.一種集成電路，包括：

外圍部件互連PCI接口，所述外圍部件互連PCI接口在所述集成電路和PCI總線之間傳遞PCI接口信號；以及

與所述PCI接口耦合的邏輯，所述邏輯在所述PCI接口上把“與非”閃存接口信號與所述PCI接口信號復用，

其中所述PCI接口和所述邏輯共處于同一集成電路上。

2.如權利要求1所述的集成電路，其特征在于，在所述外圍部件互連PCI接口上把“與非”閃存接口信號與所述外圍部件互連PCI接口信號復用的所述邏輯包括：

在所述外圍部件互連PCI接口上把“與非”閃存接口信號與所述外圍部件互連PCI接口信號動態地復用的邏輯。

3.如權利要求1所述的集成電路，其特征在于，在所述外圍部件互連PCI接口上把“與非”閃存接口信號與所述外圍部件互連PCI接口信號復用的所述邏輯包括：

靜態地配置所述外圍部件互連PCI接口是傳遞“與非”閃存接口信號還是傳遞所述外圍部件互連PCI接口信號的邏輯。

4.如權利要求1所述的集成電路，其特征在于，所述外圍部件互連PCI接口將在公共引腳上復用就緒/忙信號(RB#)和請求信號(REQx#)。

5.如權利要求1所述的集成電路，其特征在于，所述外圍部件互連PCI接口將在公共引腳上復用芯片選擇信號(CS#)和允許信號(GNTx#)。

6.如權利要求1所述的集成電路，其特征在于，所述集成電路包括輸入/輸出控制器。

7.一種用于復用并行總線接口和閃速存儲器接口的系統，包括：

具有多個輸入/輸出線的外圍部件互連PCI總線；

與所述PCI總線耦合的集成電路，所述集成電路包括傳遞PCI接口信號的PCI接口；以及

與所述PCI接口耦合的邏輯，所述邏輯在所述PCI接口上把“與非”閃速存儲裝置接口信號與所述PCI接口信號復用；

其中所述PCI接口和所述邏輯共處于同一集成電路上；以及

“與非”閃速存儲裝置，與所述多個輸入/輸出線中的至少一部分耦合以提供第一存儲通道。

8.如權利要求7所述的系統，其特征在于，還包括：

第二“與非”閃速存儲裝置，與所述多個輸入/輸出線中的至少一部分耦合以提供第二存儲通道。

9.如權利要求8所述的系統，其特征在于，還包括：

第三“與非”閃速存儲裝置，與所述第二“與非”閃速存儲裝置耦合以增加所述第二存儲通道的容量。

10.如權利要求9所述的系統，其特征在于，所述第二“與非”閃速存儲裝置和所述第三“與非”閃速存儲裝置共處于單個封裝內。

11.如權利要求7所述的系統，其特征在于，所述集成電路包括輸入/輸出控制器。