[發明專利]復用并行總線接口和閃速存儲器接口無效
| 申請號: | 200710097198.X | 申請日: | 2007-04-12 |
| 公開(公告)號: | CN101055552A | 公開(公告)日: | 2007-10-17 |
| 發明(設計)人: | D·哈里曼 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06F13/40 | 分類號: | G06F13/40 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 曾祥夌;梁永 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 并行 總線接口 存儲器 接口 | ||
技術領域
一般來說,本發明的實施例涉及集成電路領域,更具體來說,涉及用于復用并行總線接口與閃速存儲器接口的系統、方法及設備。
背景技術
較大(例如,在千兆字節的范圍)NAND(“與非”)閃存部件的可用性使它們用于硬盤增強和/或替換引人注目。NAND閃存部件表示把NAND邏輯門電路用于其存儲單元的閃存部件。這些大NAND閃存部件還具有以其它方式使用的可能性,例如替代現有基本輸入/輸出系統(BIOS)閃存裝置。
平臺芯片組(和/或主機處理器)為計算系統中的NAND閃存部件提供一種可能的附加點。然而,當前的NAND閃存接口是消耗大量(昂貴)引腳的較寬的并行接口。例如,當前的NAND閃存接口通常需要從(大約)15個到40個以上引腳。非常粗略的經驗估計是,每個引腳成本大約為$0.02。在許多情況中,例如對輸入/輸出控制器(或者芯片組中的另一種芯片)添加15至40個引腳是成本過高的。即使是這種成本的幾分之一,為NAND閃存部件對芯片組添加引腳的增量成本也是不合需要的。
發明內容
根據本發明的一個方面,提供一種集成電路,包括:并行總線接口,傳遞并行總線接口信號;以及與所述并行總線接口耦合的邏輯,所述邏輯在所述并行總線接口上把非易失性存儲裝置接口信號與所述并行總線接口信號復用。
在本發明的集成電路的一個實施例中,與所述并行總線接口耦合的所述邏輯包括:在所述并行總線接口上把閃速存儲器接口信號與所述并行總線接口信號復用的邏輯。
在本發明的集成電路的一個實施例中,在所述并行總線接口上把閃速存儲器接口信號與所述并行總線接口信號復用的所述邏輯包括:在所述并行總線接口上把“與非”閃存接口信號與所述并行總線接口信號復用的邏輯。
在本發明的集成電路的一個實施例中,所述并行接口是傳遞外圍部件互連接口信號的外圍部件互連接口。
在本發明的集成電路的一個實施例中,在所述外圍部件互連接口上把“與非”閃存接口信號與所述外圍部件互連接口信號復用的所述邏輯包括:在所述外圍部件互連接口上把“與非”閃存接口信號與所述外圍部件互連接口信號動態地復用的邏輯。
在本發明的集成電路的一個實施例中,在所述外圍部件互連接口上把“與非”閃存接口信號與所述外圍部件互連接口信號復用的所述邏輯包括:靜態地配置所述外圍部件互連接口是傳遞“與非”閃存接口信號還是傳遞所述外圍部件互連接口信號的邏輯。
在本發明的集成電路的一個實施例中,所述外圍部件互連接口將在公共引腳上復用就緒/忙信號(RB#)和請求信號(REQx#)。
在本發明的集成電路的一個實施例中,所述外圍部件互連接口將在公共引腳上復用芯片選擇信號(CS#)和允許信號(GNTx#)。
在本發明的集成電路的一個實施例中,所述集成電路包括輸入/輸出控制器。
根據本發明的另一方面,提供一種方法,包括:選擇經由并行總線接口與并行總線裝置還是與閃速存儲裝置進行通信;以及如果選擇所述閃速存儲裝置,則經由所述并行總線接口與所述閃速存儲裝置進行通信。
在本發明的方法的一個實施例中,所述并行總線裝置包括外圍部件互連裝置,所述閃速存儲裝置包括“與非”閃存裝置,以及所述并行總線接口是外圍部件互連接口。
在本發明的方法的一個實施例中,選擇經由所述并行總線接口與所述并行總線裝置還是與所述閃速存儲裝置進行通信包括:動態選擇經由所述并行總線接口與所述并行總線裝置還是與所述閃速存儲裝置進行通信。
在本發明的方法的一個實施例中,選擇經由所述并行總線接口與所述并行總線裝置還是與所述閃速存儲裝置進行通信包括:靜態選擇經由所述并行總線接口與所述并行總線裝置還是與所述閃速存儲裝置進行通信。
在本發明的方法的一個實施例中,如果選擇所述“與非”閃速存儲裝置、則經由所述外圍部件互連接口與所述“與非”閃速存儲裝置進行通信包括:在所述外圍部件互連接口的請求信號(REQx#)引腳上復用就緒/忙信號(RB#);以及在所述外圍部件互連接口的允許信號(GNTx#)引腳上復用芯片選擇信號(CS#)。
根據本發明的又一方面,提供一種系統,包括:具有多個輸入/輸出線的并行總線;與所述并行總線耦合的集成電路,所述集成電路包括傳遞并行總線接口信號的并行總線接口;以及與所述并行總線接口耦合的邏輯,所述邏輯在所述并行總線接口上把閃速存儲裝置接口信號與所述并行總線接口信號復用;以及閃速存儲裝置,與所述多個輸入/輸出線中的至少一部分耦合以提供第一存儲通道。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710097198.X/2.html,轉載請聲明來源鉆瓜專利網。





