[發明專利]間隙壁的制造方法

有效

• 申請號: 200710096918.0
• 申請日: 2007-04-16
• 公開（公告）號: CN101290885A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 韋國樑
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/336
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

技術領域

本發明是有關于一種半導體結構的制造方法，且特別是有關于一種L型間隙壁的制造方法。

背景技術

隨著電腦與電子產品功能的加強，應用電路亦日趨復雜，基于成本與穩定性的考量，集成電路內所要求晶體管的密度也就大大地增加。但是要在一個集成電路上擁有很大的密度，并非單純地減少集成電路內元件的大小比例即可達到，因為布局大小比例的改變，一則要受到設計準則(DesignRule)與工藝上的限制；一則亦需詳加考慮元件物理特性上的改變。

請參照圖1，以金氧半導體晶體管(MOS)為例，基底100上的兩個MOS晶體管110、120之間的距離相當靠近，加上MOS晶體管110的柵極115，以及MOS晶體管120的柵極125側壁又分別設置有間隙壁117、127。由于間隙壁117、127是呈現弧狀，使得兩個MOS晶體管之間的距離又更加縮短，在后續制作接觸窗140的過程中，很容易就會產生填塞(filling)不良的情形，造成孔洞(void)130的形成。此外，由于柵極115、125可能有不平整的輪廓側壁，這些情形，在高電壓的操作下，很容易導致漏電的問題，影響元件的電性表現。

發明內容

有鑒于此，依照本發明實施例的目的就是在提供一種間隙壁的制造方法，可以利用聚合物層作為掩模，利用一道蝕刻工藝即形成L型間隙壁。

依照本發明提供實施例的再一目的是提供一種間隙壁的制造方法，利用介電解析增進涂布技術形成的保護層作為掩模，而形成L型的間隙壁。

本發明提出一種L型間隙壁的制造方法，先提供基底，基底上已形成有突起結構。然后，在基底上形成介電材料，覆蓋住突起結構。接著，實施移除介電材料步驟，在此步驟同時移除突起結構頂部與部分基底上的介電材料，留下L型間隙壁。

依照本發明實施例所述的間隙壁的制造方法，其中移除介電材料步驟包含了先在介電材料上形成一層聚合物層，聚合物層與介電材料具有不同的蝕刻選擇比。然后進行蝕刻工藝，包含移除部分聚合物層，形成聚合間隙壁，之后以聚合間隙壁為掩模，圖案化介電材料以形成L型間隙壁。

依照本發明實施例所述的間隙壁的制造方法，其中聚合物層的形成方法包括一介電解析增進涂布技術(dielectric?resolution?enhancementcoating?technique)。

依照本發明實施例所述的間隙壁的制造方法，其中在圖案化介電材料的步驟中，更包括一并移除部分聚合間隙壁。

依照本發明實施例所述的間隙壁的制造方法，更包括在形成間隙壁之后，移除剩余的聚合間隙壁。

依照本發明實施例所述的間隙壁的制造方法，其中移除剩余的聚合間隙壁的方法包括干式剝除光致抗蝕劑法與濕式剝除光致抗蝕劑法。

依照本發明實施例所述的間隙壁的制造方法，其中介電材料的材質包括氧化硅、氮化硅或氮氧化硅。

依照本發明實施例所述的間隙壁的制造方法，其中突起結構為柵極結構。

本發明提出另一種間隙壁的制造方法，先提供基底，基底上已形成有突起結構。之后，在基底上形成一層介電材料，覆蓋住突起結構。以介電解析增進涂布技術(dielectric?resolution?enhancement?coatingtechnique)在基底上形成一層保護層，保護層與介電材料具有不同的蝕刻選擇比。然后，移除部分保護層而形成保護間隙壁。再以保護間隙壁為掩模，圖案化介電材料。

依照本發明實施例所述的間隙壁的制造方法，其中保護層包括聚合物層。

依照本發明實施例所述的間隙壁的制造方法，其中聚合物層的材質包括碳氫氟化物。

依照本發明實施例所述的間隙壁的制造方法，其中間隙壁的剖面成L型。

依照本發明實施例所述的間隙壁的制造方法，其中在圖案化介電材料的步驟中，更包括一并移除部分聚合間隙壁。

本發明以介電解析解析增進涂布技術，在介電材料上形成了一層保護層，利用保護層與介電材料蝕刻選擇比的差異，在一道蝕刻步驟中，即可形成L型的間隙壁。此方法簡單，且相當容易控制，利用保護間隙壁的厚度，就可以制作出不同寬度的L型間隙壁，能夠彈性地配合元件的需求。

為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1是繪示已知金氧半導體晶體管的結構剖面圖。

圖2A至圖2E是繪示本發明一實施例的一種間隙壁的制造流程剖面圖。

100、200：基底?????????110、120：MOS晶體管