[發(fā)明專利]布線電路基板及其制造方法

無效

• 申請?zhí)枺?/td>: 200710096827.7
• 申請日: 2007-04-04
• 公開（公告）號: CN101052269A
• 公開（公告）日: 2007-10-10
• 發(fā)明（設(shè)計）人: 石井淳;大藪恭也
• 申請（專利權(quán)）人: 日東電工株式會社
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/00
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 沙永生

技術(shù)領(lǐng)域

本發(fā)明涉及布線電路基板及其制造方法，更具體涉及柔性布線電路基板及帶電路的懸掛基板等布線電路基板及其制造方法。

背景技術(shù)

在柔性布線電路基板及帶電路的懸掛基板等布線電路基板例如具備由聚酰亞胺樹脂等形成的基底絕緣層，形成于該基底絕緣層上的由銅箔等構(gòu)成的導體層，以及形成于基底絕緣層上的、被覆該導體層的由聚酰亞胺樹脂等構(gòu)成的被覆絕緣層。該布線電路基板在各種電器及電子設(shè)備領(lǐng)域被廣泛應用。

為了防止所安裝的電子零部件的靜電破壞，提出了在該布線電路基板的被覆層上形成導電聚合物層，利用該導電聚合物層除去靜電帶電(例如參照日本專利特開2004-158480號公報)的技術(shù)方案。

發(fā)明內(nèi)容

但是，僅利用上述日本專利特開2004-158480號公報所記載的形成于被覆層上的導電聚合物層不能夠充分除去靜電帶電，無法切實地防止所安裝的電子零部件的靜電破壞。

本發(fā)明的目的是提供能夠有效地除去靜電帶電、切實地防止所安裝的電子零部件的靜電破壞的布線電路基板及其制造方法。

本發(fā)明的布線電路基板的特征在于，具備金屬支承基板、形成于前述金屬支承基板上的基底絕緣層、形成于前述基底絕緣層上的導體布圖、形成于前述導體布圖上的第1半導電性層、形成于前述第1半導電性層上的被覆絕緣層及形成于前述被覆絕緣層上的第2半導電性層，前述第1半導電性層和前述第2半導電性層與前述金屬支承基板電連接。

較好的是本發(fā)明的布線電路基板中，前述導體布圖包含通過將前述被覆絕緣層開口而露出的端子部，前述第2半導電性層的至少一端與前述端子部電連接，至少另一端與前述金屬支承基板電連接。

較好的是本發(fā)明的布線電路基板中，前述第1半導電性層和前述第2半導電性層互相接觸。

較好的是本發(fā)明的布線電路基板中，前述第1半導電性層的表面電阻值為10⁵～10¹³Ω/□。

較好的是本發(fā)明的布線電路基板中，前述第2半導電性層的表面電阻值為10⁵～10¹³Ω/□。

較好的是本發(fā)明的布線電路基板中，前述第1半導電性層和前述第2半導電性層都由金屬氧化物形成。

較好的是本發(fā)明的布線電路基板中，前述第2半導電性層的表面電阻值為10⁴～10¹²Ω/□。

較好的是本發(fā)明的布線電路基板中，前述第1半導電性層由金屬氧化物形成，前述第2半導電性層由導電性聚合物形成。

此外，本發(fā)明的布線電路基板的制造方法的特征在于，具備準備金屬支承基板，在前述金屬支承基板上形成基底絕緣層并在前述基底絕緣層上形成導體布圖的工序；在前述導體布圖的表面及從前述導體布圖露出的前述基底絕緣層的表面形成第1半導電性層，使其與前述金屬支承基板電連接的工序；在前述第1半導電性層上形成被覆絕緣層的工序；除去從前述被覆絕緣層露出的前述第1半導電性層的工序；以及在前述被覆絕緣層的表面及從前述被覆絕緣層露出的前述基底絕緣層的表面形成第2半導電性層，使其與前述金屬支承基板電連接的工序。

較好的是本發(fā)明的布線電路基板的制造方法中，在前述形成第1半導電性層的工序中，前述第1半導電性層由金屬氧化物形成，在前述形成第2半導電性層的工序中，前述第2半導電性層由導電性聚合物形成。

本發(fā)明的布線電路基板具備形成于導體布圖上的第1半導電性層和形成于被覆絕緣層上的第2半導電性層，該第1半導電性層和第2半導電性層與金屬支承基板電連接。因此，利用第1半導電性層和第2半導電性層，能夠有效地除去導體布圖及被覆絕緣層所帶的靜電，可切實地防止所安裝的電子零部件的靜電破壞。

此外，本發(fā)明的布線電路基板的制造方法具備在導體布圖的表面及從導體布圖露出的基底絕緣層的表面形成第1半導電性層，使其與金屬支承基板電連接的工序；以及在被覆絕緣層的表面及從被覆絕緣層露出的基底絕緣層的表面形成第2半導電性層，使其與金屬支承基板電連接的工序。因此，由該制造方法獲得的布線電路基板利用第1半導電性層和第2半導電性層，能夠有效地除去導體布圖、基底絕緣層及被覆絕緣層所帶的靜電，可切實地防止所安裝的電子零部件的靜電破壞。

附圖說明

圖1為表示本發(fā)明的布線電路基板的實施方式之一的帶電路的懸掛基板的平面示意圖。

圖2為圖1所示的帶電路的懸掛基板的寬度方向的截面圖。

圖3為圖1所示的帶電路的懸掛基板的長邊方向的部分截面圖。