[發(fā)明專利]半導體結(jié)構(gòu)及存儲單元

有效

• 申請?zhí)枺?/td>: 200710096679.9
• 申請日: 2007-04-23
• 公開（公告）號: CN101159268A
• 公開（公告）日: 2008-04-09
• 發(fā)明（設(shè)計）人: 廖忠志
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L27/11;H01L29/78
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳晨

1.一種半導體結(jié)構(gòu)，包括：

半導體基板；

平面PMOS元件，位于該半導體基板表面之上，以及

NMOS元件，位于該半導體基板表面之上，該NMOS元件為鰭式場效晶體管。

2.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該NMOS元件包括：

半導體條，其上表面高于相鄰隔離區(qū)上表面一垂直距離，該半導體條的垂直距離與寬度比例約大于0.5；

柵極介電層，位于該半導體條的表面及側(cè)壁，以及

柵極，位于該柵極介電層之上。

3.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該NMOS元件包括：

半導體條，其上表面高于相鄰隔離區(qū)的上表面一垂直距離，該半導體條的垂直距離與寬度比例約大于1；

柵極介電層，位于該半導體條的表面及側(cè)壁，以及

柵極，位于該柵極介電層之上。

4.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該PMOS元件包括：

有源區(qū)，其上表面高于相鄰隔離區(qū)上表面一垂直距離，該有源區(qū)的垂直距離與寬度比例約小于1；

柵極介電層，位于該半導體條的表面及側(cè)壁，以及

柵極，位于該柵極介電層之上。

5.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該PMOS元件包括：

有源區(qū)，其上表面相同或低于相鄰隔離區(qū)上表面一垂直距離；

柵極介電層，位于該半導體條的表面及側(cè)壁，以及

柵極，位于該柵極介電層之上。

6.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該PMOS及NMOS元件位于一存儲單元中。

7.如權(quán)利要求6所述的半導體結(jié)構(gòu)，其中該PMOS及NMOS元件以一淺溝槽隔離區(qū)分隔，該淺溝槽隔離區(qū)包括有第一部分與第一上表面以及第二部分與第二上表面，該PMOS元件相鄰該第一部分且該NMOS元件相鄰該第二部分。

8.如權(quán)利要求6所述的半導體結(jié)構(gòu)，其中所有在該存儲單元中的PMOS元件皆為平面元件，且所有在該存儲單元中的NMOS元件皆為鰭式場效晶體管。

9.如權(quán)利要求6所述的半導體結(jié)構(gòu)，其中該PMOS及NMOS元件形成該存儲單元的一個反相器。

10.如權(quán)利要求9所述的半導體結(jié)構(gòu)，其中該PMOS元件的柵極與該NMOS元件的柵極為連續(xù)導體條。

11.如權(quán)利要求6所述的半導體結(jié)構(gòu)，其中該PMOS元件為該存儲單元的上拉元件，且該NMOS元件是選自下列元件所組成的族群：下拉MOS元件及穿通柵極MOS元件。