[發明專利]接觸墊以及制作接觸墊的方法

無效

• 申請號: 200710096170.4
• 申請日: 2007-04-18
• 公開（公告）號: CN101290897A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 吳炳昌;黃杰勤
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/485;H01L23/544
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明關于一種接觸墊以及制作接觸墊的方法。

背景技術

在半導體工藝的集成度提升及尺寸縮小的情況下，其工藝的復雜度及困難度也越來越高，因此如何在工藝中進行即時監控，并通過監控的結果快速反映問題以降低錯誤所造成的損失是目前半導體工藝的重要課題。此外，在芯片制作完成后，更需利用探針(test?probe)來對管芯(die)上具有大小約40微米×40微米及120微米×120微米的接觸墊來進行探測(probing)步驟，而且為了提升芯片的整體效能，這些接觸墊于芯片制作完成后會在測試階段被接觸多次。首先，進行測試的探針會以高速施加適當的力量于芯片的接觸墊上，確保探針碰觸到接觸墊，然后再進行電性測試。為了確保探針有實際碰觸到接觸墊，探針會多次與接觸墊進行接觸，最終于接觸墊的表面形成破壞性的損壞。例如就存儲器產品而言，為了提更產品的成品率，通常會預留多個備用電路單元(redundant?cell)，以便進行修復之用。在存儲器初步完成時，會先經由探針測試，檢測出壞的或是較差的電路單元，將這些壞的或是較差的電路單元進行激光修復(laser?repair)，使其連至預留的備用電路單元，然后再進行探針電性測試。如此存儲器便會經過一次以上的探針電性測試，更加造成接觸墊表面的破壞。

如前所述，探針在進行電性探測時通常會于接觸墊的表面形成破壞性的損壞，此損壞一般會以凹洞(dent)的型式形成于接觸墊的表面，嚴重的情況下更會使接觸墊表面產生毛邊(burring)的現象。隨著探針進行完電性測試后，接著會進行凸塊(bumping)工藝或引線鍵合(wire?bonding)工藝，以于接觸墊表面形成凸塊或導線連接基板上的其他元件。

請參照圖1至圖4，圖1至圖4為已知制作接觸墊的工藝示意圖。如圖1所示，首先提供由晶片(wafer)或硅覆絕緣(SOI)基底所構成的基底(未示出)，然后進行金屬內連線工藝，以于基底中形成至少一個介電層12以及至少一個內連線結構(未示出)。然后進行圖案轉移工藝，利用圖案化掩模于介電層12中形成開口(未示出)。接著覆蓋第一金屬層14于介電層12表面，然后進行化學機械拋光(chemical?mechanical?polishing，CMP)工藝，以于介電層12中形成鑲嵌導體。其中，第一金屬層14可為銅所構成。

如圖2所示，接著覆蓋介電層16于第一金屬層14與介電層12表面，然后進行另一圖案轉移工藝，以于介電層16中型成開口18。接著如圖3所示，沉積第二金屬層20于介電層16表面并填入開口18中。其中，第二金屬層20可為銅金屬層或鋁金屬層。然后如圖4所示，利用圖案化掩模(未示出)進行蝕刻工藝，去除部分第二金屬層20并暴露出介電層16，以完成接觸墊22的制作。

接著可利用探針對接觸墊進行電性測試，以檢驗內部電路的完整性并確保接觸墊于后續工藝時可達到良好的電連接。隨后如同先前所述，待測試完成后會再對接觸墊進行引線鍵合工藝或凸塊工藝。然而，由于已知接觸墊的結構僅由單一金屬層所構成，且在此金屬層上會依序進行探針測試與其他電連接工藝，因此在利用探針對接觸墊進行電性測試并對接觸墊表面造成破壞性的毀損后，將會導致后續進行引線鍵合或凸塊工藝時所形成的凸塊或導線品質不佳。因此，如何提供一種接觸墊以改善此缺點即為現今重要課題。

發明內容

因此本發明的主要目的提供一種接觸墊，以改善上述已知的接觸墊缺點。

根據本發明的一個方面，披露了一種制作接觸墊的方法。首先，提供基底，該基底中包含有至少一個內連線結構，然后形成第一金屬層于該基底上，作為探測區。接著形成第二金屬層于該基底上，作為電連接區。其中，該第二金屬層與該第一金屬層為不同材料，且該第一金屬層與該第二金屬層相連接。

本發明另外披露了一種接觸墊，其包含有基底、作為探測區的第一金屬層以及作為電連接區的第二金屬層設于該基底上。其中，該基底中包含有至少一個內連線結構，該第二金屬層與該第一金屬層為不同材料，且該第一金屬層與該第二金屬層相連接。