[發明專利]LDPC前向糾錯解碼器及其降低功耗的方法

有效

• 申請號: 200710094669.1
• 申請日: 2007-12-28
• 公開（公告）號: CN101472184A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 潘國振;奚肇卿;王晶
• 申請（專利權）人: 卓勝微電子（上海）有限公司
• 主分類號: H04N7/64
• 分類號: H04N7/64
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

1.一種地面電視國標解調芯片中LDPC前向糾錯解碼器，包括8個并聯的FEC處理模塊，每個FEC處理模塊內包括LDPC解碼模塊和BCH校驗模塊，所述8個LDPC解碼模塊同時進行解碼操作，任一LDPC解碼模塊在解碼時對信息比特進行硬判并進行BCH校驗；所述LDPC解碼模塊輸入為一個4位的有符號數，所述硬判是指當該數大于等于0時，認為當前比特為0，小于0時認為當前比特為1；其特征在于：

每個FEC處理模塊劃分為一個單獨的時鐘域，每個FEC處理模塊的時鐘域又劃分為LDPC時鐘域和BCH時鐘域，共分為16個不同的時鐘域；

還包括為LDPC解碼模塊進行迭代時存放所需數據的SRAM訪問模塊；在LDPC解碼模塊、BCH校驗模塊以及SRAM訪問模塊中分別插入的門控時鐘單元；通過所述門控時鐘單元，根據門控時鐘策略，在滿足停止時鐘的條件時，停止相應模塊的時鐘。

2.如權利要求1所述的地面電視國標解調芯片中LDPC前向糾錯解碼器，其特征在于：所述的門控時鐘策略包括BCH校驗策略，只有當每次LDPC解碼模塊迭代產生出信息比特時，將BCH校驗模塊的時鐘打開，其余時間BCH校驗模塊的時鐘關閉。

3.如權利要求1所述的地面電視國標解調芯片中LDPC前向糾錯解碼器，其特征在于：所述的門控時鐘策略包括LDPC停止迭代策略，當某一LDPC解碼模塊迭代出的數據通過BCH校驗模塊驗證，則停止該FEC處理模塊的時鐘；同時關斷與該LDPC解碼模塊相對應的SRAM的時鐘；

其余FEC處理模塊時鐘一直打開，繼續進行下一次迭代，直至BCH驗證通過，再將相應FEC處理模塊的時鐘關閉。

4.如權利要求1所述的地面電視國標解調芯片中LDPC前向糾錯解碼器，其特征在于：所述的門控時鐘策略包括N-1策略，每次LDPC解碼模塊進行解碼時，記錄下最早通過BCH校驗的LDPC解碼模塊的迭代次數N，在下一次對另外一組8個LDPC解碼模塊解碼時只有當迭代到N-1次時，才打開BCH校驗模塊的時鐘，進行BCH校驗；迭代次數N的初始默認值為1。

5.如權利要求4所述的地面電視國標解調芯片中LDPC前向糾錯解碼器，其特征在于：當迭代到硬件所允許的最大迭代次數后，數據沒有通過BCH驗證，則停止所有的FEC處理模塊的解碼運算，此時迭代次數N為硬件所允許的最大迭代次數。

6.如權利要求1所述的地面電視國標解調芯片中前向糾錯解碼器，其特征在于：所述進行BCH驗證，通過BCH驗證的標志是，經過BCH校驗模塊后，產生的SEED為0，若SEED不為0，則沒有通過BCH驗證。

7.一種降低LDPC前向糾錯解碼器功耗的方法，其特征在于，包括如下步驟：

步驟一、接收輸入的數據，開始進行FEC解碼運算；

步驟二、將LDPC解碼模塊的時鐘打開，進行LDPC迭代運算。

步驟三、根據BCH校驗策略，當LDPC迭代輸出校驗比特時，BCH校驗模塊時鐘關閉，繼續LDPC的迭代運算，當LDPC迭代輸出信息比特時，BCH校驗模塊可以開始工作；

步驟四、根據N-1策略，當此時LDPC迭代次數小于N-1時，不進行BCH校驗運算，將BCH校驗模塊時鐘關閉，然后轉移至步驟二，進行下一次LDPC迭代；當LDPC迭代次數≥N-1時，BCH校驗模塊時鐘打開，進行BCH校驗；

步驟五、如果BCH校驗不通過，則表明解得的數據含有誤碼，轉移至步驟二，繼續進行下一次LDPC迭代；如果BCH校驗通過，則表明解得的數據無誤碼，FEC解碼完成；

步驟六、將此時的LDPC迭代次數置為N，記錄本次LDPC迭代的迭代次數，為下一組數據的N-1策略做準備；

步驟七、根據LDPC停止迭代策略，將通過BCH校驗的LDPC迭代模塊和BCH校驗模塊的時鐘關閉；8個并聯的FEC處理模塊的8組數據全部通過BCH校驗后，標志FEC解碼完成；關閉所有FEC處理模塊的子時鐘域，直至下一組數據輸入，轉移至步驟一，開始新一組的FEC解碼。