[發(fā)明專利]DRAM單元晶體管器件和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710094551.9
• 申請(qǐng)日: 2007-12-13
• 公開（公告）號(hào): CN101459137A
• 公開（公告）日: 2009-06-17
• 發(fā)明（設(shè)計(jì)）人: 崔助鳳
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/8242
• 分類號(hào): H01L21/8242;H01L21/768;H01L21/336;H01L27/108;H01L23/522;H01L29/78
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 劉繼富;顧晉偉

技術(shù)領(lǐng)域

本發(fā)明涉及用于制造半導(dǎo)體器件的集成電路及其工藝。更特別地，本發(fā)明提供在MOS晶體管器件結(jié)構(gòu)中制造低漏泄接觸的方法與器件。僅僅作為舉例，本發(fā)明已經(jīng)應(yīng)用于通常稱為DRAMs的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件。但是，應(yīng)認(rèn)識(shí)到本發(fā)明具有寬得多的應(yīng)用范圍。例如，本發(fā)明可應(yīng)用于對(duì)由漏泄電流所引起的性能下降敏感的其它MOS電路中的晶體管。

背景技術(shù)

集成電路從制造在單個(gè)硅芯片上的少數(shù)互連器件發(fā)展到數(shù)百萬個(gè)器件。為了實(shí)現(xiàn)復(fù)雜性和電路密度(即，能封裝到給定芯片面積上的器件數(shù)目)的改進(jìn)，最小器件特征尺寸，亦稱器件″幾何尺寸″，隨每代集成電路變得越來越小。

增加電路密度不僅改進(jìn)集成電路的復(fù)雜性和性能，而且也給消費(fèi)者提供較低成本的部件。使器件更小非常具有挑戰(zhàn)性，這是因?yàn)榧呻娐分圃熘惺褂玫拿總€(gè)工藝具有限制。即，給定工藝通常僅能加工小至一定的特征尺寸，然后需要改變工藝或器件布局。

這種工藝的例子是用于DRAMs的單元器件的制造。這種工藝包括用于疊層基電容器和溝槽基電容器中的存儲(chǔ)陣列的那些。這種工藝也包括在晶體管和存儲(chǔ)單元之間形成接觸。這些接觸區(qū)中的漏泄電流可導(dǎo)致DRAM單元中的電荷損失并縮短刷新操作的間隔時(shí)間。另外，往往難以制造單元晶體管區(qū)域并且通常需要復(fù)雜的制造方法和結(jié)構(gòu)。在本發(fā)明的整個(gè)說明書尤其是以下將進(jìn)一步詳細(xì)地說明這些及其它的限制。

從上可知，需要加工半導(dǎo)體器件的改進(jìn)的技術(shù)。

發(fā)明內(nèi)容

本發(fā)明提供制造半導(dǎo)體器件的技術(shù)。更特別地，本發(fā)明提供在MOS晶體管器件結(jié)構(gòu)中制造低漏泄接觸的方法與器件。僅僅作為舉例，本發(fā)明已經(jīng)應(yīng)用于通常稱為DRAMs的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件。但是，應(yīng)認(rèn)識(shí)到本發(fā)明具有寬得多的應(yīng)用范圍。例如，本發(fā)明可應(yīng)用于其它對(duì)由漏泄電流所引起的性能下降敏感的MOS電路中的晶體管。

根據(jù)本發(fā)明的一個(gè)實(shí)施方案，提供了形成存儲(chǔ)器件的方法。該方法包括：提供具有表面區(qū)域的襯底，在所述襯底之內(nèi)形成阱結(jié)構(gòu)，和在所述阱結(jié)構(gòu)之內(nèi)形成隔離區(qū)。所述方法提供覆蓋所述表面區(qū)域的保護(hù)層，所述表面區(qū)域在所述阱結(jié)構(gòu)上延伸。所述方法然后沉積覆蓋所述保護(hù)層的光刻膠層，并通過選擇性除去所述光刻膠的一部分圖案化所述光刻膠，以暴露覆蓋第一區(qū)域的保護(hù)層同時(shí)保留覆蓋第二區(qū)域的所述光刻膠。所述方法還包括使用所述圖案化的光刻膠作為掩模，將用于調(diào)節(jié)閾值電壓的雜質(zhì)注入第一區(qū)域，并保持第二區(qū)域基本上沒有用于調(diào)節(jié)閾值電壓的所述雜質(zhì)。閾值電壓注入之后，除去所述光刻膠掩模。然后生長(zhǎng)柵極介電層以覆蓋在所述阱結(jié)構(gòu)上延伸的表面區(qū)域。所述方法然后在所述柵極介電層上形成柵極疊層。所述柵極疊層可包含覆蓋多晶硅層的硅化物層。隨后使用所述柵極疊層作為掩模將雜質(zhì)注入所述襯底，以形成輕度摻雜的漏極(LDD)結(jié)構(gòu)，然后在所述柵極疊層的側(cè)面上形成隔離物。所述方法然后形成源極區(qū)和漏極區(qū)，并在所述源極區(qū)上提供接觸結(jié)構(gòu)。所述接觸結(jié)構(gòu)和源極區(qū)之間的結(jié)基本上在第二區(qū)域之內(nèi)。所述方法也包括提供電荷儲(chǔ)存電容器，其通過所述接觸結(jié)構(gòu)與所述源極區(qū)電接觸。在本發(fā)明的一個(gè)具體的實(shí)施方案中，第一區(qū)域包括多個(gè)分離的區(qū)域。在另一個(gè)實(shí)施方案中，第二區(qū)域包括多個(gè)分離的區(qū)域。

本發(fā)明的另一種實(shí)施方案提供半導(dǎo)體集成電路裝置，其包括包含表面區(qū)域和在所述襯底之內(nèi)的阱結(jié)構(gòu)的襯底。在一個(gè)實(shí)施方案中，所述阱結(jié)構(gòu)包括第一區(qū)域和第二區(qū)域。第一區(qū)域的特征在于用于調(diào)節(jié)閾值電壓的雜質(zhì)，而第二區(qū)域基本上沒有用于調(diào)節(jié)閾值電壓的雜質(zhì)。所述裝置也包括在所述阱結(jié)構(gòu)之內(nèi)的隔離區(qū)，覆蓋所述表面區(qū)域的柵極介電層，和覆蓋所述柵極介電層的柵極疊層。所述柵極疊層可包含覆蓋多晶硅層的硅化物層。所述裝置也包括LDD結(jié)構(gòu)，在每個(gè)所述柵極疊層側(cè)面上的隔離物，和每個(gè)所述柵極疊層的源極區(qū)和漏極區(qū)。所述裝置還包括在所述源極區(qū)上的接觸結(jié)構(gòu)，并且所述接觸結(jié)構(gòu)和所述源極區(qū)之間的結(jié)基本上在第二區(qū)域之內(nèi)。在本發(fā)明的一個(gè)具體的實(shí)施方案中，第一區(qū)域包括多個(gè)分離的區(qū)域。在另一個(gè)實(shí)施方案中，第二區(qū)域包括多個(gè)分離的區(qū)域。