[發(fā)明專利]利用SiN保護邏輯低壓區(qū)的嵌入式EEPROM工藝方法

有效

• 申請?zhí)枺?/td>: 200710094419.8
• 申請日: 2007-12-10
• 公開（公告）號: CN101459141A
• 公開（公告）日: 2009-06-17
• 發(fā)明（設計）人: 陳昊瑜;龔新軍;張可鋼
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發(fā)明涉及一種集成電路半導體制造的工藝方法，尤其涉及一種利用SiN保護邏輯低壓區(qū)的嵌入式EEPROM工藝方法。

背景技術

在嵌入式EEPROM(電可擦除只讀存儲器)工藝中，要將邏輯低壓器件和存儲器高壓器件集成在一起。傳統(tǒng)嵌入式EEPROM工藝中，在完成器件離子注入后，會用濕法將犧牲氧化膜刻蝕掉，開始生長高壓柵氧化膜，然后淀積多晶浮柵，并用一道光刻將低壓區(qū)的浮柵刻掉，最后再用濕法刻蝕把低壓區(qū)的高壓柵氧去除。在生長高壓柵氧的過程中，低壓區(qū)要經受額外的高溫擴散；在去除高壓柵氧的過程中，低壓區(qū)則會經受額外的隔離氧化層損失。低壓區(qū)注入的硼離子和磷離子，在高溫氧氣氛中的擴散存在明顯的增強。低壓區(qū)表面高溫，會造成低壓器件參數(shù)的漂移；隔離氧化層損失，則會影響隔離效果，造成漏電。

發(fā)明內容

本發(fā)明要解決的技術問題是提供一種利用SiN保護邏輯低壓區(qū)的嵌入式EEPROM工藝方法，能減少表面硅損失，避免氧化增強擴散，同時能減少邏輯低壓區(qū)隔離的隔離氧化層的損失，從而降低低壓器件的漏電。

為解決上述技術問題，本發(fā)明提供一種利用SiN保護邏輯低壓區(qū)的嵌入式EEPROM工藝方法，包括如下步驟：(1)在高壓阱和低壓阱注入后，保留注入犧牲氧化層，用低壓化學氣相淀積在犧牲氧化層上淀積一層SiN。(2)利用光刻、刻蝕把存儲器高壓區(qū)的SiN和犧牲氧化層去除；(3)生長存儲器高壓區(qū)的高壓柵氧化層；(4)在邏輯低壓區(qū)和存儲器高壓區(qū)上淀積多晶浮柵；(5)將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯低壓區(qū)的SiN和犧牲氧化層刻除。

在步驟(1)中，所述淀積一層SiN的厚度是200埃。

步驟(2)具體為：利用光刻將存儲器高壓區(qū)定義出來，然后用干法刻蝕將SiN刻掉，再用濕法刻蝕將犧牲氧化層去除，只在邏輯低壓區(qū)留下SiN和犧牲氧化層。

在步驟(3)中，所述生長存儲器高壓區(qū)的高壓柵氧化層的厚度是300埃。

在步驟(4)中，所述在邏輯低壓區(qū)和存儲器高壓區(qū)上淀積多晶浮柵的厚度是1500埃。

和現(xiàn)有技術相比，本發(fā)明具有以下有益效果：本發(fā)明在生長高壓柵氧化層之前，淀積一層SiN，使得低壓區(qū)的表面受到SiN的保護，而高壓區(qū)生長柵氧化層，硼離子和磷離子在表面氧氣氣氛下擴散存在明顯的增強。低壓表面由于蓋著SiN層，避免了表面經受氧氣氣氛所引起的增強擴散。本發(fā)明能改善低壓管特別是窄管的特性，降低了低壓器件的漏電和存儲器器件的stand-by(待機)電流。

附圖說明

圖1是本發(fā)明實施例中步驟(1)完成后的嵌入式EEPROM的示意圖；

圖2是本發(fā)明實施例中步驟(2)完成后的嵌入式EEPROM的示意圖；

圖3是本發(fā)明實施例中步驟(3)完成后的嵌入式EEPROM的示意圖；

圖4是本發(fā)明實施例中步驟(4)完成后的嵌入式EEPROM的示意圖；

圖5是本發(fā)明實施例中步驟(5)完成后的嵌入式EEPROM的示意圖。

具體實施方式

下面結合附圖和實施例對本發(fā)明作進一步詳細的說明。

如圖1-圖5所示，本發(fā)明利用SiN保護邏輯低壓區(qū)的嵌入式EEPROM工藝方法，包括如下步驟：

(1)在高壓阱和低壓阱注入后，保留注入犧牲氧化層(ScreenOxide)；用低壓CVD(LPCVD，低壓化學氣相淀積)在犧牲氧化層上淀積一層氮化硅(SiN)，氮化硅的厚度可以是200埃左右，見圖1。

(2)利用光刻將存儲器高壓區(qū)(Memory)定義出來，然后用干法刻蝕將SiN刻掉，再用濕法刻蝕將犧牲氧化層去除，只在邏輯低壓區(qū)(Logic)留下SiN和犧牲氧化層，見圖2。

(3)生長存儲器高壓區(qū)的高壓柵氧化層(Gate?oxide)，厚度大約是300埃，見圖3。

(4)在邏輯低壓區(qū)和存儲器高壓區(qū)上淀積多晶浮柵(Poly)，厚度大約是1500埃，見圖4。

(5)將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯低壓區(qū)的SiN和犧牲氧化層刻除，見圖5。

嵌入式EEPROM工藝相比邏輯器件工藝，有更多的高溫氧化過程，以及隨之帶來的濕法刻蝕。濕刻氧化層時帶來的隔離氧化層損失，會影響隔離效果，造成較大的漏電。采用本發(fā)明方法，在生長高壓柵氧化層之前，淀積一層SiN，這樣，邏輯低壓區(qū)由于受到SiN保護，能減少表面硅損失，避免氧化增強擴散；同時跳過高壓存儲器氧化層的生長，也就能跳過了氧化層去除的濕法刻蝕，將避免高壓氧化刻蝕帶來的邏輯低壓區(qū)隔離的隔離氧化層損失，從而降低低壓器件的漏電。